JPH01100531U - - Google Patents
Info
- Publication number
- JPH01100531U JPH01100531U JP19584287U JP19584287U JPH01100531U JP H01100531 U JPH01100531 U JP H01100531U JP 19584287 U JP19584287 U JP 19584287U JP 19584287 U JP19584287 U JP 19584287U JP H01100531 U JPH01100531 U JP H01100531U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- input
- input terminal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の一実施例の互いに逆相で非重
複なクロツク信号発生器回路図、第２図は第１図
の回路の動作タイミングチヤート、第３図および
第４図は互いに逆相で非重複なクロツク信号発生
器を使つたダイナミツク回路の実施例を示す図、
第５図は同相で非重複なクロツク信号発生器を使
用して、互いに逆相で非重複なクロツク信号で動
作するデジタルシステムを動作させる場合の実施
例を示す図である。 １……入力線、２，３……クロツク出力線、４
……ナンド回路、５……ノア回路、６，７……反
転遅延回路、１０……逆相非重複クロツク信号発
生器、１１……Ｐチヤンネルトランジスタ、１２
……入力クロツク信号が高電圧レベルのときのデ
ータ出力を行う論理回路、１４……入力クロツク
信号が低電圧レベルのときのデータ出力を行う論
理回路、２０……同相非重複クロツク信号発生器
、２４……インバータ、２５……逆相非重複クロ
ツク信号で動作するデジタルシステム。
複なクロツク信号発生器回路図、第２図は第１図
の回路の動作タイミングチヤート、第３図および
第４図は互いに逆相で非重複なクロツク信号発生
器を使つたダイナミツク回路の実施例を示す図、
第５図は同相で非重複なクロツク信号発生器を使
用して、互いに逆相で非重複なクロツク信号で動
作するデジタルシステムを動作させる場合の実施
例を示す図である。 １……入力線、２，３……クロツク出力線、４
……ナンド回路、５……ノア回路、６，７……反
転遅延回路、１０……逆相非重複クロツク信号発
生器、１１……Ｐチヤンネルトランジスタ、１２
……入力クロツク信号が高電圧レベルのときのデ
ータ出力を行う論理回路、１４……入力クロツク
信号が低電圧レベルのときのデータ出力を行う論
理回路、２０……同相非重複クロツク信号発生器
、２４……インバータ、２５……逆相非重複クロ
ツク信号で動作するデジタルシステム。
Claims (1)
- １つの入力端子をもち、この入力端子が、２つ
の入力端子をもつＮＡＮＤ回路の一方の入力端子
と、２つの入力端子をもつＮＯＲ回路の一方の入
力端子とに接続され、前記ＮＡＮＤ回路の出力端
子を第１のクロツク信号出力端子とし、前記ＮＯ
Ｒ回路の出力端子を第２のクロツク信号の出力端
子とし前記ＮＡＮＤ回路の他方の入力端子には、
前記ＮＯＲ回路の出力信号の反転遅延信号が入力
され、ＮＯＲ回路の他方の入力端子には前記ＮＡ
ＮＤ回路の出力信号の反転遅延信号が入力される
ように構成されたことを特徴とするクロツク信号
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19584287U JPH01100531U (ja) | 1987-12-25 | 1987-12-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19584287U JPH01100531U (ja) | 1987-12-25 | 1987-12-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100531U true JPH01100531U (ja) | 1989-07-06 |
Family
ID=31486498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19584287U Pending JPH01100531U (ja) | 1987-12-25 | 1987-12-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100531U (ja) |
-
1987
- 1987-12-25 JP JP19584287U patent/JPH01100531U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01100531U (ja) | ||
| JPS58144926U (ja) | 論理回路 | |
| JPS5942639U (ja) | コンパレ−タ | |
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPH0373179B2 (ja) | ||
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPS6040132U (ja) | 位相切換回路 | |
| JPS62147929U (ja) | ||
| JPS6193027U (ja) | ||
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS6332398U (ja) | ||
| JPS58131494U (ja) | インタ−フエ−ス回路 | |
| JPS606343U (ja) | ヒステリシス回路 | |
| JPS58113133U (ja) | デイジタル信号処理回路 | |
| JPH01122629U (ja) | ||
| JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
| JPS6030498U (ja) | エコ−回路 | |
| JPS58152029U (ja) | 狭幅パルス発生回路 | |
| JPS62161399U (ja) | ||
| JPS5961633U (ja) | Ｎ進カウンタ | |
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS6082276U (ja) | 相順検出装置 | |
| JPS6283300U (ja) | ||
| JPH02147932U (ja) |