JPH01100604A - Programmable controller and its performing system - Google Patents

Programmable controller and its performing system

Info

Publication number
JPH01100604A
JPH01100604A JP25933287A JP25933287A JPH01100604A JP H01100604 A JPH01100604 A JP H01100604A JP 25933287 A JP25933287 A JP 25933287A JP 25933287 A JP25933287 A JP 25933287A JP H01100604 A JPH01100604 A JP H01100604A
Authority
JP
Japan
Prior art keywords
program
main processor
processing
ladder program
ladder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25933287A
Other languages
Japanese (ja)
Inventor
Kunio Tanaka
久仁夫 田中
Kimio Maeda
前田 紀美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP25933287A priority Critical patent/JPH01100604A/en
Publication of JPH01100604A publication Critical patent/JPH01100604A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To make program performance faster by performing, in parallel, the program processing of a main processor and the processing of a bit operation controller to perform a ladder program. CONSTITUTION:When a power source is applied, a program generated by a high level language stored in a ROM 3 is once transferred to a DRAM 4 with a higher reading speed, and a main processor 1 performs the program by a managing software stored in a ROM 2. After the application of the power source, the ladder program stored in the ROM 3 is once transferred to a DRAM 5, and a bit operation controller 6 performs a basic instruction. In such a constitution, the program processing generated by the high level language and the processing of the ladder program are performed in parallel, and the two types of the programs are processed at high speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラダープログラムと高級言語等で作成されたプ
ログラムを実行するプログラマブル・コントローラ及び
その実行方式に関し、特に2種類のプログラムを高速に
実行するように構成したプログラマブル・コントローラ
及びその実行方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a programmable controller that executes a ladder program and a program created in a high-level language, etc., and an execution method thereof, and particularly to a programmable controller that executes two types of programs at high speed. The present invention relates to a programmable controller configured as described above and its execution method.

〔従来の技術〕[Conventional technology]

プログラマブル・コントローラは工作機械、生産機械に
広く使用されている。プログラマブル・コントローラは
、従来ハードウェアのリレーを使用して論理を組んでい
た歴史的理由により、ラダーダイヤグラム或いはラダー
プログラムと称する論理表現が広く使用されている。こ
のラダープログラムは従来のハードウェアのリレーを使
用していた技術者にとって、設計及び表現が慣れ親しん
だものであり、又、論理が見易いので、マイクロプロセ
ッサを使用したプログラマブル・コントローラでも広く
使用されている。
Programmable controllers are widely used in machine tools and production machinery. For programmable controllers, a logic representation called a ladder diagram or a ladder program is widely used because of the historical reason that logic has conventionally been constructed using hardware relays. This ladder program is widely used in programmable controllers using microprocessors because the design and expression are familiar to engineers who have used traditional hardware relays, and the logic is easy to see. .

このようなリレーの論理を使用した簡単な論理を高速に
実行するビット演算プロセッサを備えたプログラマブル
・コントローラを本願出願人は特願昭62−22001
0号として出願している。
The applicant of this application has proposed a programmable controller equipped with a bit operation processor that executes simple logic at high speed using relay logic.
The application is filed as No. 0.

このビット演算プロセッサはラダープログラムをビット
単位で処理し、不必要な命令をパスして高速にラダープ
ログラムを処理するようにしている。
This bit operation processor processes the ladder program bit by bit and passes unnecessary instructions to process the ladder program at high speed.

ここでは、このようなビット演算プロセッサをビット・
オペレイション・コントローラ、略してBOCと称する
Here, we describe such a bitwise processor as a bitwise processor.
It is called an operation controller, or BOC for short.

しかし、このラダープログラムはリレーを論理要素とし
ているので、単純な論理演算しか行うことはできない。
However, since this ladder program uses relays as logical elements, only simple logical operations can be performed.

従って、ラダープログラムのなかに、演算機能の集合、
計算、特別な機械を制御するための機能等を実行するた
めの命令を機能命令或いはマクロ命令として備えている
。ここでは、このような命令をマクロ命令と称する。
Therefore, in the ladder program, a set of calculation functions,
It includes instructions for executing calculations, functions for controlling special machines, etc. as functional instructions or macro instructions. Here, such an instruction is referred to as a macro instruction.

さらに、マイクロプロセッサの機能の向上及びプログラ
ム言語の普及にともない、ラダープログラムと他の高級
言語等で作成したプログラムの両者を使用してプログラ
ムを作成して、プログラムを実行させるようなプログラ
マブル・コントローラが一般的になっている。
Furthermore, as the functionality of microprocessors has improved and programming languages have become more popular, programmable controllers that can create and execute programs using both ladder programs and programs written in other high-level languages have become popular. It's becoming common.

このような、高級言語で作成されたプログラムとラダー
プログラムを実行する場合の例を第4図に示す。図では
高級言語はPASCAL言語で作成されている。図に示
すように、一定時間PASCALプログラムを実行し、
次にラダープログラムを実行し、これを繰り返している
。従って、−方のプログラムを実行しているときは、他
方のプログラムの処理は実行されない。
FIG. 4 shows an example of executing a program created in a high-level language and a ladder program. In the figure, the high-level language is created using the PASCAL language. As shown in the figure, run the PASCAL program for a certain period of time,
Next, run the ladder program and repeat this process. Therefore, when the - program is being executed, the processing of the other program is not executed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、マイクロプロセッサを使用したプログラマブル
・コントローラはマイクロプロセッサ等の能力の向上に
より、また制御対象の複雑高度化に伴い、より多数の命
令ステップを処理するようになってきている。さらに、
この処理を制御対象が要求する時間内にリアルタイムで
処理しなければならない。従って、プログラマブル・コ
ントローラでの高速処理が一層望まれている。従って、
従来の処理方式では、プログラムの処理が交互に実行さ
れるので、その分実行時間が遅(なるという問題点があ
る。
However, as the capabilities of microprocessors and the like have improved, and as objects to be controlled have become more complex, programmable controllers using microprocessors have come to process a larger number of instruction steps. moreover,
This processing must be performed in real time within the time required by the controlled object. Therefore, high-speed processing in programmable controllers is even more desired. Therefore,
In the conventional processing method, the processing of the program is executed alternately, so there is a problem that the execution time is delayed accordingly.

本発明はこのような点に鑑みてなされたものであり、2
種類以上のプログラムを高速に実行するように構成した
プログラマブル・コントローラ及びその実行方式を提供
することを目的とする。
The present invention has been made in view of the above points, and has two
An object of the present invention is to provide a programmable controller configured to execute more than one type of program at high speed, and an execution method thereof.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では上記の問題点を解決するために、第1の発明
では、 ラダープログラムと、PASCAL言語やC言語等の高
級言語で作成されたプログラムを、実行するプログラマ
ブル・コントローラにおいて、該高級言語で作成された
プログラムの管理及び実行処理するメインプロセッサと
、 該高級言語で作成されたプログラムを格納するメモリと
、 前記ラダープログラムを実行するビット・オペレイショ
ン・コントローラと、 前記ラダープログラムを格納するメモリと、を有するこ
とを特徴とするプログラマブル・コントローラが、 提供される。
In order to solve the above-mentioned problems, the present invention provides a programmable controller that executes a ladder program and a program created in a high-level language such as PASCAL or C language. A main processor that manages and executes the created program, a memory that stores the program created in the high-level language, a bit operation controller that executes the ladder program, and a memory that stores the ladder program. Provided is a programmable controller having:

また、第2の発明では、 ラダープログラムと、PASCAL言語やC言語等の高
級言語で作成されたプログラムを、実行するプログラマ
ブル・コントローラにおいて、高級言語で作成されたプ
ログラムの管理と実行をメインプロセッサで処理し、 前記ラダープログラムをビット・オペレイション・コン
トローラで実行し、 前記ラダープログラムのなかのマクロ命令をメインプロ
セッサで実行するようにしたことを特徴とするプログラ
マブル・コントローラの実行方式提供される。
Further, in a second invention, in a programmable controller that executes a ladder program and a program created in a high-level language such as PASCAL or C language, the main processor manages and executes the program created in the high-level language. A programmable controller execution method is provided, characterized in that: the ladder program is executed by a bit operation controller, and the macro instructions in the ladder program are executed by a main processor.

〔作用〕[Effect]

高級言語で作成されたプログラムはメインプロセッサで
処理され、ラダープログラムは専用のビット・オペレイ
ション・コントローラで高速に処理し、この処理を平行
して実行することにより、2種類のプログラムを高速に
実行することができる。
Programs written in high-level languages are processed by the main processor, ladder programs are processed at high speed by a dedicated bit operation controller, and by executing these processes in parallel, two types of programs can be executed at high speed. can do.

また、ラダープログラム内にあるマクロ命令はメインプ
ロセッサで実行し、ラダープログラムの単純な論理演算
のみをビット・オペレイション・コントローラで実行す
ることにより、プログラムをより高速に処理することが
できる。
Furthermore, by executing the macro instructions in the ladder program on the main processor and executing only the simple logical operations of the ladder program on the bit operation controller, the program can be processed at higher speed.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第1図は本発明の一実施例のプログラマブル・コントロ
ーラのブロック図である。図において、1はメインプロ
セッサであり、プログラマブル・コントローラ全体の制
御及び主として高級言語で作成されたプログラムを実行
する。その処理内容については後述する。2はプログラ
マブル・コントローラ(PC)の管理ソフトを格納する
ROMであり、メインプロセッサlはこの管理ソフトに
よって、プログラムを実行する。
FIG. 1 is a block diagram of a programmable controller according to an embodiment of the present invention. In the figure, 1 is a main processor, which controls the entire programmable controller and mainly executes programs written in a high-level language. The details of the processing will be described later. 2 is a ROM that stores management software for a programmable controller (PC), and the main processor 1 executes programs using this management software.

3はROMであり、高級言語、ここではPASCAL言
語で作成されたPASCALプログラムとラダープログ
ラムが格納される。4はDRAMであり、PASCAL
プログラムが格納される。
A ROM 3 stores a PASCAL program and a ladder program created in a high-level language, here the PASCAL language. 4 is DRAM and PASCAL
The program is stored.

これはROM3に比べて読出し速度がDRAMの方が高
速であるので、ROM3に格納されたP’ASCALプ
ログラムを電源投入後に一旦DRAMに転送して、実際
の実行はDRAM4から読出して実行する。
This is because DRAM has a faster read speed than ROM3, so the P'ASCAL program stored in ROM3 is once transferred to DRAM after power is turned on, and the actual execution is read out from DRAM4 and executed.

5はDRAMであり、DRAM4と同じように、ROM
3に格納されたラダープログラムを電源投入後に転送し
て、実際の実行はDRAM5から読出して行う。6はビ
ット・オペレイション・コントローラ(以下BOCと称
する)であり、ラダープログラムのリレー形式で記載さ
れた、単純な論理、例えば’READJ、’N0TJ、
’ANDJ、’ORJ等の命令のみをビット単位で、高
速に実行する。ここで、これらの命令をラダープログラ
ムの基本命令と称する。但し、ラダープロダラムのなか
にマクロ命令があると、メインプロセッサ1に割込をか
けて、メインプロセッサ1がマクロ命令の処理を終了す
るのを待ち、メインプロセッサ1からの起動によって、
次のラダープログラムを実行する。
5 is DRAM, and like DRAM4, ROM
The ladder program stored in the DRAM 3 is transferred after the power is turned on, and the actual execution is performed by reading it from the DRAM 5. 6 is a bit operation controller (hereinafter referred to as BOC), which is a simple logic written in the relay format of a ladder program, such as 'READJ, 'N0TJ,
Only instructions such as 'ANDJ and 'ORJ are executed bit by bit at high speed. Here, these instructions are referred to as basic instructions of the ladder program. However, if there is a macro instruction in the ladder program, it interrupts the main processor 1, waits for the main processor 1 to finish processing the macro instruction, and then starts the program from the main processor 1.
Execute the following ladder program.

次にメインプロセッサ1とBOC6の分担の詳細につい
て述べる。第2図にメインプロセッサ1とBOC6の処
理の分担を示す。10はメインプロセッサ1が処理すべ
き処理内容であり、以下の処理を含んでいる。
Next, details of the division between the main processor 1 and the BOC 6 will be described. FIG. 2 shows the division of processing between the main processor 1 and the BOC 6. Reference numeral 10 indicates processing contents to be processed by the main processor 1, including the following processing.

(1)PASCALプログラムの管理及び実行(2)ラ
ダープログラムの起動 (3)ラダープログラム内のマクロ命令の実行(4)プ
ログラマブル・コントローラ内部の診断機能の実行 また、11はBOC6の処理内容であり、ラダープログ
ラムの基本命令を実行する。なお、ラダープログラム内
にマクロ命令があるときは、メインプロセッサlに割込
みをかけて、メインプロセッサ1側でマクロ命令を実行
する。
(1) Management and execution of the PASCAL program (2) Starting of the ladder program (3) Execution of macro instructions in the ladder program (4) Execution of the diagnostic function inside the programmable controller Also, 11 is the processing content of BOC6, Execute the basic instructions of the ladder program. Note that when there is a macro instruction in the ladder program, an interrupt is applied to the main processor 1, and the macro instruction is executed on the main processor 1 side.

次にメインプロセッサ1の処理内容とBOC6の処理の
流れについて述べる。第3図にメインプロセッサ1とB
OC6の処理の流れを示す。メインプロセッサ1は第2
図に示したPASCALプログラムの実行等の処理を行
う。BOC6はラダープログラムの基本命令を実行する
。この処理は独立に並行して実行される。ラダープログ
ラムのなかにマクロ命令が出てくると、BOC6はメイ
ンプロセッサ1に割込みをかける。メインプロセッサ1
はPASCALプログラム等の処理を一次停止し、マク
ロ命令IDを第1図のDRAM5から読出し、それに相
当するマクロ命令をROM2からサーチし、実行する。
Next, the processing contents of the main processor 1 and the processing flow of the BOC 6 will be described. Figure 3 shows main processors 1 and B.
The flow of processing of OC6 is shown. Main processor 1 is the second
Processes such as execution of the PASCAL program shown in the figure are performed. BOC6 executes basic instructions of the ladder program. This processing is executed independently and in parallel. When a macro instruction appears in the ladder program, the BOC 6 interrupts the main processor 1. Main processor 1
temporarily stops the processing of the PASCAL program, etc., reads the macro instruction ID from the DRAM 5 in FIG. 1, searches for the corresponding macro instruction from the ROM 2, and executes it.

マクロ命令の実行が終了すると、BOC6に起動をかけ
、メインプロセッサ1は再びPASCALプログラム等
を実行する。BOC6はメインプロセッサIからの起動
により、ラダープログラムの基本命令の実行を再開する
When the execution of the macro instruction is completed, the BOC 6 is activated, and the main processor 1 executes the PASCAL program etc. again. The BOC 6 is activated by the main processor I and resumes execution of the basic instructions of the ladder program.

勿論、マクロ命令のなかにはその結果を待たずに次の基
本命令を実行して良い場合がある。このときは、BOC
6は処理を停止せず、基本命令の実行を続行することも
できる。
Of course, some macro instructions may allow the next basic instruction to be executed without waiting for the result. At this time, BOC
6 can also continue executing basic instructions without stopping processing.

上記の説明では、高級言語はPASCAL言語で作成す
ることで説明したが、PASCAL言語に限定されるも
のでなく、他のC言語、テッセンブラ言語等でも同様に
使用できる。さらに、これらの複数の言語で作成された
プログラムを一本化してラダープログラムと並列に処理
することもできる。
In the above explanation, the high-level language is created using the PASCAL language, but the high-level language is not limited to the PASCAL language, and other C languages, Tessembler languages, etc. can be used in the same way. Furthermore, programs created in these multiple languages can be integrated into one and processed in parallel with the ladder program.

また、ハードウェアの構成は単に一例を示すものであり
、目的に応じて種々の変形が可能である。
Furthermore, the hardware configuration is merely an example, and various modifications can be made depending on the purpose.

例えば、DRAMの代わりにSRAMを使用することも
できるし、ラダープログラム等をDRAMに転送せずに
ROMに格納したまま、読出して実行することもできる
For example, an SRAM can be used instead of a DRAM, and a ladder program or the like can be stored in a ROM and read out and executed without being transferred to a DRAM.

〔発明の効果〕 以上説明したように本発明では、高級言語で作成された
プログラムはメインプロセッサで処理し、ラダープログ
ラムは専用のビット・オペレイション・コントローラで
高速に処理し、この処理を並行して実行するようにした
ので、2種類のプログラムを高速に実行することができ
る。
[Effects of the Invention] As explained above, in the present invention, programs created in a high-level language are processed by the main processor, ladder programs are processed at high speed by a dedicated bit operation controller, and this processing is performed in parallel. Since the two types of programs can be executed at high speed.

また、ラダープログラムのなかにあるマクロ命令はメイ
ンプロセッサで実行し、ラダープログラムの単純な論理
演算のみをビット・オペレイション・コントローラで実
行するようにしたので、プログラムをより高速に処理す
ることができる。
In addition, the macro instructions in the ladder program are executed by the main processor, and only the simple logical operations in the ladder program are executed by the bit operation controller, so the program can be processed faster. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のプログラマブル・コントロ
ーラのブロック図、 第2図はメインプロセッサとBOCの処理の分担を示す
図、 第3図はメインプロセッサとBOCの処理の流れを示す
図、 第4図は高級言語で作成されたプログラムとラダープロ
グラムを実行する場合の例を示す図である。 1−・−・・−−−−−メインプロセッサ2−−一−−
−・−・−・−ROM(PC管理ソフト)訓−−−−−
−−−−−−−−−−ROM4−・−・−−−−−−−
−−DRAM (PASCALプログラム)5−−−−
−−−−−−−−−−−−D RA M (ラダープロ
グラム)6・−−−一−−−−−−−−−−−・ビット
・オペレイション・コントローラ(B OC) 10−−−−−−−−−−・・−メインプロセッサの処
理内容11−−−−−−−−−−・−−−−−B OC
の処理内容特許出願人 ファナック株式会社 代理人   弁理士  服部毅巖 第4図
FIG. 1 is a block diagram of a programmable controller according to an embodiment of the present invention; FIG. 2 is a diagram showing the division of processing between the main processor and BOC; FIG. 3 is a diagram showing the flow of processing between the main processor and BOC; FIG. 4 is a diagram showing an example of executing a program created in a high-level language and a ladder program. 1-・-・・-- Main processor 2--1--
−・−・−・−ROM (PC management software) lessons------
−−−−−−−−−−ROM4−・−・−−−−−−
--DRAM (PASCAL program) 5----
--------------DRAM (Ladder Program) 6・----1----- Bit Operation Controller (BOC) 10-- −−−−−−−−・・−Main processor processing details 11−−−−−−−−−・−−−−−B OC
Processing details Patent applicant Fanuc Co., Ltd. agent Patent attorney Takeshi Hattori Figure 4

Claims (3)

【特許請求の範囲】[Claims] (1)ラダープログラムと、PASCAL言語やC言語
等の高級言語で作成されたプログラムを、実行するプロ
グラマブル・コントローラにおいて、該高級言語で作成
されたプログラムの管理及び実行処理するメインプロセ
ッサと、 該高級言語で作成されたプログラムを格納するメモリと
、 前記ラダープログラムを実行するビット・オペレイショ
ン・コントローラと、 前記ラダープログラムを格納するメモリと、を有するこ
とを特徴とするプログラマブル・コントローラ。
(1) In a programmable controller that executes a ladder program and a program created in a high-level language such as PASCAL or C language, a main processor that manages and executes the program created in the high-level language; A programmable controller comprising: a memory that stores a program written in a language; a bit operation controller that executes the ladder program; and a memory that stores the ladder program.
(2)ラダープログラムと、PASCAL言語やC言語
等の高級言語で作成されたプログラムを、実行するプロ
グラマブル・コントローラにおいて、高級言語で作成さ
れたプログラムの管理と実行をメインプロセッサで処理
し、 前記ラダープログラムをビット・オペレイション・コン
トローラで実行し、 前記ラダープログラムのなかのマクロ命令をメインプロ
セッサで実行するようにしたことを特徴とするプログラ
マブル・コントローラの実行方式。
(2) In a programmable controller that executes a ladder program and a program created in a high-level language such as PASCAL or C language, the main processor processes the management and execution of the program created in a high-level language, and An execution method for a programmable controller, characterized in that a program is executed by a bit operation controller, and macro instructions in the ladder program are executed by a main processor.
(3)前記マクロ命令の実行はビット・オペレイション
・コントローラからメインプロセッサへの割込によって
実行することを特徴とする特許請求の範囲第2項記載の
プログラマブル・コントローラの実行方式。
(3) The programmable controller execution method according to claim 2, wherein the macro instruction is executed by an interrupt from the bit operation controller to the main processor.
JP25933287A 1987-10-14 1987-10-14 Programmable controller and its performing system Pending JPH01100604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25933287A JPH01100604A (en) 1987-10-14 1987-10-14 Programmable controller and its performing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25933287A JPH01100604A (en) 1987-10-14 1987-10-14 Programmable controller and its performing system

Publications (1)

Publication Number Publication Date
JPH01100604A true JPH01100604A (en) 1989-04-18

Family

ID=17332627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25933287A Pending JPH01100604A (en) 1987-10-14 1987-10-14 Programmable controller and its performing system

Country Status (1)

Country Link
JP (1) JPH01100604A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156604A (en) * 1989-11-15 1991-07-04 Matsushita Electric Works Ltd Programmable controller
JPH1115507A (en) * 1997-06-23 1999-01-22 Yamatake Honeywell Co Ltd Sequence control device, sequence program creation device, and program storage medium
JP2007280376A (en) * 2006-03-15 2007-10-25 Omron Corp Programmable controller
JP2008165821A (en) * 2003-02-13 2008-07-17 Renishaw Plc Control method of machine tool and device therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59223851A (en) * 1983-06-01 1984-12-15 Mitsubishi Electric Corp Controller for automation of factory
JPS61100802A (en) * 1984-10-22 1986-05-19 Toshiba Mach Co Ltd Operation processing system of programmable sequence controller
JPS62232004A (en) * 1986-04-01 1987-10-12 Fanuc Ltd Nc system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59223851A (en) * 1983-06-01 1984-12-15 Mitsubishi Electric Corp Controller for automation of factory
JPS61100802A (en) * 1984-10-22 1986-05-19 Toshiba Mach Co Ltd Operation processing system of programmable sequence controller
JPS62232004A (en) * 1986-04-01 1987-10-12 Fanuc Ltd Nc system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156604A (en) * 1989-11-15 1991-07-04 Matsushita Electric Works Ltd Programmable controller
JPH1115507A (en) * 1997-06-23 1999-01-22 Yamatake Honeywell Co Ltd Sequence control device, sequence program creation device, and program storage medium
JP2008165821A (en) * 2003-02-13 2008-07-17 Renishaw Plc Control method of machine tool and device therefor
US9235205B2 (en) 2003-02-13 2016-01-12 Renishaw Plc Method for producing a measurement probe path on a numerically controlled machine tool
JP2007280376A (en) * 2006-03-15 2007-10-25 Omron Corp Programmable controller

Similar Documents

Publication Publication Date Title
JPS63181005A (en) Parallel processing method for numerical controller
JPH01100604A (en) Programmable controller and its performing system
JPH09128255A (en) Programable logic controller
JPS63214804A (en) Processor for plc and plc
JPS59114602A (en) Programmable controller
JPH02284206A (en) Programmable controller
JPS605302A (en) Programming method of sequence controller
JPH01255901A (en) Programmable controller
KR0151179B1 (en) Real time debug method of plc
JPS5922146A (en) Task scheduling circuit
JPS63318605A (en) Nc part program generating device
JP2793809B2 (en) Applied instruction processing method of programmable controller
JPS60241104A (en) Arithmetic method of digital controller
KR910005757Y1 (en) Handshaking Circuits in Multiprocessors
JPS61183705A (en) Operating trace processing method of programmable controller
JPH0643703U (en) Structured means of NC programming language
JPS63285663A (en) Co-processor control system
EP0180647A4 (en) Function instruction system for a programmable controller.
JPH0259906A (en) Multiprocessing system for cnc
JPS59212907A (en) Programmable controller
JPS63298505A (en) Sequence control system
JPH02105204A (en) Execution system for sequence program
JPH01154236A (en) Time-sharing task execution device
JPS62162106A (en) Program changing method for programmable controller
JPS61262807A (en) Programmable controller