JPH01100651A - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JPH01100651A JPH01100651A JP25913787A JP25913787A JPH01100651A JP H01100651 A JPH01100651 A JP H01100651A JP 25913787 A JP25913787 A JP 25913787A JP 25913787 A JP25913787 A JP 25913787A JP H01100651 A JPH01100651 A JP H01100651A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- reception number
- bus
- request
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機システムのメモリに対す ′るデ
ータ転送手段に利用するに適する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is suitable for use as a data transfer means for the memory of an electronic computer system.
本発明は、メモリに対する処理ユニットのデータ転送手
段において、
メモリでの処理結果を処理ユニットからの処理要求の受
付番号とともに返送することにより、処理要求後のバス
の占有を解除して占有時間を短くするものである。The present invention, in the data transfer means of the processing unit to the memory, returns the processing result in the memory together with the acceptance number of the processing request from the processing unit, thereby releasing the bus from occupation after the processing request and shortening the occupation time. It is something to do.
従来、この種の電子計算機システムでは、データ転送処
理終了時までバスが占有されていた。Conventionally, in this type of computer system, the bus is occupied until the end of data transfer processing.
このような従来のデータ転送方式では、メモリiU1時
は、メモリユニットの処理終了までバスが占有され、転
送速度が低下する欠点がある。また、メモリ書込み時は
、メモリユニットにバッファメモリを設けることにより
バスの占有時間を短縮できるが、メモリユニット内での
処理でエラーを検出した際に報告する手段がない欠点が
ある。Such a conventional data transfer method has the drawback that when the memory iU1 is in use, the bus is occupied until the processing of the memory unit is completed, resulting in a reduction in transfer speed. Furthermore, when writing to memory, the bus occupation time can be reduced by providing a buffer memory in the memory unit, but there is a drawback that there is no means to report when an error is detected in processing within the memory unit.
本発明はこのような欠点を除去するもので、処理要求後
にバスの占有を解除しても処理結果とエラー報告を受取
ることができるデータ処理方式を提供することを目的と
する。The present invention aims to eliminate such drawbacks, and aims to provide a data processing method that can receive processing results and error reports even if the bus is released from occupation after a processing request.
本発明は、複数個の処理ユニットと、この処理ユニット
のひとつからの読出しおよび書込みにかかわる要求を処
理する要求処理手段を有するメモリユニットと、上記処
理ユニットとこのメモリユニットとを接続するバスとを
備えたデータ処理方式において、上記メモリユニットは
、要求ごとに対応する受付番号をこの要求を発行した処
理ユニットに返送する受付番号送出手段を有し、上記処
理ユニットのそれぞれは、自ユニット宛に返送された受
付番号を記憶する受付番号記憶手段を有し、上記メモリ
ユニットは、受付番号を伴う処理結果を上記バス上に送
出する処理結果送出手段を有し、上記処理ユニットのそ
れぞれは、上記バス上の受付番号と上記受付番号記憶手
段に記憶された受付番号とを比較する受付番号比較手段
およびこの受付番号比較手段での比較結果に基づきこの
受付番号を伴う処理結果を受信する処理結果受信手段を
有することを特徴とする。The present invention comprises a plurality of processing units, a memory unit having request processing means for processing requests related to reading and writing from one of the processing units, and a bus connecting the processing unit and the memory unit. In the data processing method, the memory unit has a reception number sending means for returning a reception number corresponding to each request to the processing unit that issued the request, and each of the processing units sends a reception number corresponding to the request to its own unit. The memory unit has a processing result sending means for sending a processing result accompanied by the receiving number onto the bus, and each of the processing units is connected to the bus. Reception number comparing means for comparing the above reception number with the reception number stored in the reception number storage means, and processing result receiving means for receiving the processing result accompanied by this reception number based on the comparison result of this reception number comparison means. It is characterized by having the following.
処理ユニットからのメモリユニットに対する処理要求に
対して受付番号を与え、メモリユニットでの処理結果を
受付番号とともに返送する。したがって、処理要求後に
バスの占有を解除しても、処理結果とエラーの報告を正
しく受取ることができる。A reception number is given to a processing request from the processing unit to the memory unit, and the processing result in the memory unit is returned together with the reception number. Therefore, even if the bus is released after a processing request, processing results and error reports can be correctly received.
以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例の構成を示すブロック構成図である。Hereinafter, one embodiment of the present invention will be described based on the drawings. 1st
The figure is a block configuration diagram showing the configuration of this embodiment.
この実施例は、第1図に示すように、処理ユニット2お
よび3と、この処理ユニットのひとつからの読出しおよ
び書込みにかかわる要求を処理する要求処理手段を有す
るメモリユニット1と、処理ユニット2および3とこの
メモリユニット1とを接続するバス4とを備え、ここで
、メモリユニット1は、要求ごとに対応する受付番号を
この要求を発行した処理ユニットに返送する受付番号送
出手段を有し、処理ユニット2および3のそれぞれは、
自ユニット宛に返送された受付番号を記憶する受付番号
記憶手段を有し、さらに、メモリユニット1は、受付番
号を伴う処理結果をバス4上に送出する処理結果送出手
段を有し、また、処理ユニット2および3のそれぞれは
、バス4上の受付番号と上記受付番号記憶手段に記憶さ
れた受付番号とを比較する受付番号比較手段およびこの
受付番号比較手段での比較結果に基づきこの受付番号を
伴う処理結果を受信する処理結果受信手段を有する。This embodiment, as shown in FIG. 3 and a bus 4 connecting this memory unit 1, where the memory unit 1 has reception number sending means for returning a reception number corresponding to each request to the processing unit that issued the request, Each of processing units 2 and 3 is
The memory unit 1 has a reception number storage means for storing the reception number sent back to its own unit, and the memory unit 1 further has a processing result sending means for sending the processing result accompanied by the reception number onto the bus 4. Each of the processing units 2 and 3 includes a reception number comparing means for comparing the reception number on the bus 4 with the reception number stored in the reception number storage means, and a reception number comparing means based on the comparison result of the reception number comparison means. It has a processing result receiving means for receiving a processing result accompanied by a processing result.
さて、メモリユニット1は処理ユニット2および3から
処理要求を受は付けると、処理ユニット2および3に対
して受付番号を返送する。次に、アドレスとデータを処
理ユニット2および3から受信してバス動作はいったん
打切られる。メモリユニット1内での処理が終了すると
、メモリユニット1はバス上に受付番号を送出した後に
処理結果を送出する。一方、処理ユニット2および3は
処理要求送出後に受付番号を受信して記憶し、その後に
アドレス・データを送出してバス動作をいったん打切る
。その後に、処理ユニット2および3はバス上を監視し
、記憶している受付番号を検出した場合に処理結果を受
信してバス動作を終了する。第2図および第3図は、以
上説明した処理手順を示すフロー図である。なお、処理
結果に工ラー情報を含ませることにより正しいエラー報
告が可能になる。Now, when memory unit 1 receives a processing request from processing units 2 and 3, it returns a reception number to processing units 2 and 3. Next, addresses and data are received from processing units 2 and 3, and the bus operation is temporarily terminated. When the processing within the memory unit 1 is completed, the memory unit 1 sends the reception number onto the bus and then sends the processing result. On the other hand, processing units 2 and 3 receive and store the reception number after sending out the processing request, and then send out the address data and temporarily terminate the bus operation. Thereafter, the processing units 2 and 3 monitor the bus, and if they detect the stored reception number, they receive the processing results and end the bus operation. FIGS. 2 and 3 are flowcharts showing the processing procedure described above. Note that correct error reporting becomes possible by including error information in the processing results.
本発明は、以上説明したように、処理要求に対して受付
番号を返送することによりバス占有時間を短縮し、処理
終了までバスを占有して待つことなしに正しい処理結果
が受信可能になるので、バスの利用効率が向上し、デー
タ転送を高速化することができる効果がある。As explained above, the present invention shortens the bus occupation time by returning a reception number in response to a processing request, and it becomes possible to receive correct processing results without occupying the bus and waiting until the processing is completed. This has the effect of improving bus utilization efficiency and speeding up data transfer.
第1図は本発明実施例の構成を示すブロック構成図。
第2図は本発明実施例の処理順序を示すフロー図。
第3図は本発明実施例の処理順序を示すフロー図。
1・・・メモリ、2.3・・・処理ユニット、4・・・
バス。
実施例の構成
第1図
実施例のフローチャート
第2図
実施例のフローチャート
第3図FIG. 1 is a block configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a flow diagram showing the processing order of the embodiment of the present invention. FIG. 3 is a flow diagram showing the processing order of the embodiment of the present invention. 1...Memory, 2.3...Processing unit, 4...
bus. Structure of the embodiment Fig. 1 Flowchart of the embodiment Fig. 2 Flowchart of the embodiment Fig. 3
Claims (1)
とつからの読出しおよび書込みにかかわる要求を処理す
る要求処理手段を有するメモリユニットと、 上記処理ユニットとこのメモリユニットとを接続するバ
スと を備えたデータ処理方式において、 上記メモリユニットは、要求ごとに対応する受付番号を
この要求を発行した処理ユニットに返送する受付番号送
出手段を有し、 上記処理ユニットのそれぞれは、自ユニット宛に返送さ
れた受付番号を記憶する受付番号記憶手段を有し、 上記メモリユニットは、受付番号を伴う処理結果を上記
バス上に送出する処理結果送出手段を有し、 上記処理ユニットのそれぞれは、上記バス上の受付番号
と上記受付番号記憶手段に記憶された受付番号とを比較
する受付番号比較手段およびこの受付番号比較手段での
比較結果に基づきこの受付番号を伴う処理結果を受信す
る処理結果受信手段を有する ことを特徴とするデータ処理方式。(1) A memory unit comprising a plurality of processing units, a request processing means for processing requests related to reading and writing from one of the processing units, and a bus connecting the processing unit and this memory unit. In the data processing method, the memory unit has a reception number sending means for returning a reception number corresponding to each request to the processing unit that issued the request, and each of the processing units receives the reception number that is returned to its own unit. the memory unit has a processing result sending means for sending a processing result accompanied by the receiving number onto the bus, and each of the processing units has a reception number comparing means for comparing the reception number of 1 with the reception number stored in the reception number storage means; and a processing result receiving means for receiving the processing result accompanied by the reception number based on the comparison result of the reception number comparison means. A data processing method characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25913787A JPH01100651A (en) | 1987-10-14 | 1987-10-14 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25913787A JPH01100651A (en) | 1987-10-14 | 1987-10-14 | Data processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100651A true JPH01100651A (en) | 1989-04-18 |
Family
ID=17329840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25913787A Pending JPH01100651A (en) | 1987-10-14 | 1987-10-14 | Data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100651A (en) |
-
1987
- 1987-10-14 JP JP25913787A patent/JPH01100651A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1123112A (en) | System providing adaptive response in information requesting unit | |
| US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
| US6282144B1 (en) | Multi-ported memory with asynchronous and synchronous protocol | |
| JPH0427583B2 (en) | ||
| JPH0554136B2 (en) | ||
| JP2713204B2 (en) | Information processing system | |
| JPS60193044A (en) | Data buffer device | |
| KR970007261B1 (en) | Fast Backup Processing Method for High Speed Medium Computers | |
| JP3134364B2 (en) | Information processing system | |
| JPH0782427B2 (en) | Sort processing method | |
| JPS6048774B2 (en) | Data file management method | |
| JPS5994127A (en) | Buffer controller | |
| CN117762836A (en) | Acceleration unit, special data processor, host and read-write signal transmission method | |
| JPH01133444A (en) | System bus controller | |
| JPS61288261A (en) | Multiprocessor system | |
| JPS59226925A (en) | Buffer controller | |
| JPH01147763A (en) | Input/output control system for terminal concentrator | |
| JPS62232060A (en) | Data processor | |
| JPS593531A (en) | Terminal output processing system | |
| JPH07334453A (en) | Memory access system | |
| JPS6294042A (en) | Communication control equipment | |
| JPS6151256A (en) | Receiving data transfer control system | |
| JPS6041387B2 (en) | Direct memory access control circuit | |
| JPH03163654A (en) | Data communication system | |
| JPS63257861A (en) | Terminal input/output control system |