JPH01100893A - 過電流保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、放電灯用点灯装置の過電流保護回路に関する
ものである。

［従来の技術］ 従来から、この種の過電流保護回路として、ヒユーズあ
るいはコイルを用いた各種の回路が知られている。

［発明が解決しようとする問題点コ しかしながら、ヒユーズを用いた従来の回路は安価であ
るという反面、ヒユーズ交換の手間を要するほか、応答
特性・応答速度について満足いく結果が得られないとい
う欠点がみられた。

また、コイルを用いて過電流検出を行う回路にあっては
、検出精度を向上させることができる反面、回路全体が
複雑になるほか、ノイズによって誤動作することがある
といった欠点がみられた。

よって、本発明の目的は、上述の点に鑑み、過電流の検
出およびその対処を、迅速かつ正確に行い得るよう構成
した過電流保護回路を提供することにある。

［問題点を解決するための手段］ かかる目的を達成するために、本発明では、直流電源端
子（ｐｓ）に接続された第１抵抗素子（Ｒ１）、および
、該第１抵抗素子に直列接続された第１コンデンサ（Ｃ
０）と、前記第１抵抗素子と前記第１コンデンサとの共
通接続点に対し、第２抵抗素子（Ｒ５）を介して接続さ
れたベースを有するトランジスタ（ＴＲＩ）　　と、前
記トランジスタを動作させるため、該トランジスタのコ
レクタに接続された第３抵抗素子（Ｒ６）およびダイオ
ード（Ｄ６）から成る直列回路と、前記直列回路の一端
と、前記トランジスタのコレクタとの共通接続点に接続
された第２コンデンサ（Ｃ３）と、前記第２コンデンサ
と並列に接続された第４抵抗素子（Ｒ２）と、前記放電
灯の点灯回路に過大電流が流れたとき、前記第１コンデ
ンサの端子間電圧を降下させる放電手段（Ｄｌ）と、前
記放電手段の作動に応答して前記トランジスタのコレク
タ電圧が所定値に達したとき、前記点灯回路の動作を停
止させる停止手段（Ｔｈ２．ＴＲ２）　とを備える。

なお、かっこ内の符号は、本発明の一実施例（第１図参
照）との対応を明示するために付したにすぎない。

［作　用］ 上述した構成において、事故時には前記第１コンデンサ
の蓄積電荷が放電されるため、トランジスタがＯＦＦ状
態に近づき、コレクタ電位が上昇し、点灯回路の動作が
停止する。

［実施例］ 以下、実施例に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図である。本図に
おいて、ＰＳは直流電源、Ｃｉはコンデンサ（ｉは添え
字、以下同様）、Ｒｉは抵抗、Ｌｉはコイル、Ｄｉはダ
イオード、ＺＤｉはツェナーダイオード、Ｔｈはサイリ
スタ、ＳＳＳはダイアック、ＦＥＴ１はパワーＭＯ５Ｆ
ＥＴ　、　ＴＲｉはバイポーラトランジスタ、ＴＢは蛍
光管、Ｆｉはフィラメントである。

次に、本実施例の動作を説明する。なお、以下の説明で
は簡略化を図るため、図中の符号Ｒ１，ＤＩ等のみを用
い、抵抗、ダイオード等の名称は省略する。

まず、発振の生じる過程について説明する。

１、ＰＳがＯＮされ、起動開始となる。

２、Ｒ１を介しＣ１に充電がなされる。

３、Ｃ１の陽子間充電電圧がＳＳＳのしきい値電圧に達
すると、Ｄ２を介してＦＥＴ２のゲートにその電圧が印
加される。

４、　ＦＥＴ２のゲートに電圧が印加された瞬間、この
ＦＥＴ２が導通（ＯＮ）Ｌ、、Ｃ８に充電されている電
荷がＤｌおよびＦＥＴ２を介し放電すると同時に、Ｃ２
＋Ｆｌ＋Ｃ４，Ｆ２　、Ｌ、Ｆ３を介してＦＥＴ２に電
流が流れる。

５、　その後、Ｆ３に蓄えられていたエネルギーが放出
される時、Ｆ２に電圧が誘起され、それがＲ２を介しＦ
ＥＴＩのゲートに印加される。そしてＦＥＴ、がＯＮＬ
／た時、同様にＬｌ、Ｃ４，Ｃ２に蓄えられていたエネ
ルギーがＦＥＴＩを介して放出される。この時、ＦＥＴ
ＩのソースおよびＦ　ＥＴ２のドレインの電圧は、第２
図に示すような減衰波形となる。

６．上記２項〜５項の繰り返しでＦｌ、Ｆ２に電流が流
れ、これにより、予熱がなされ、Ｌｌのキック電圧に依
り蛍光管ＴＢの放電が開始する。

７、電源がＯＮシ発振が開始すると、第４図（Ａ）に示
す方形波電圧波形がＦＥＴＩのソースとＦＥＴ２のドレ
インの接続点に生じる。最初のうちは、第２図（Ａ）の
波形動作が行われ、この信号に依り発振が開始する。つ
まりＦＥＴ２のＯＮにより第４図（Ａ）　ノＶ、ｓから
ｖ。ニ遷移し、Ｃ２，ＴＢ、Ｌｌ、Ｆ３を介しＦＥＴ２
に電流が流れ込む。その時、Ｆ４に誘起される正の電圧
はＲ３を介してＦＥＴ２のゲートに印加されるため、Ｆ
ＥＴ２はその間ＯＮＬ／続ける。

８、Ｃ４およびＬｌにエネルギーが蓄積され終ると、Ｌ
、に流れる電流も停止する。これにより、Ｆ４に誘起さ
れる電圧も無くなり、ＦＥＴ２のゲートに印加されてい
た電圧も無くなる。その結果、ＦＥＴ２はＯＦＦする。

これまでの間は、第４図（Ａ）Ｒ４に示すｖｏを呈する
。

９、　　ＦＥＴ２がＯＦＦすると、Ｃ２，Ｃ４，Ｌｌ、
Ｆ３に蓄積されていたエネルギーは総てＣＲを介して放
出され始める。その時、Ｆ３には前回と逆の電流が流れ
ようとするため、Ｆ２に誘起された正の電圧がＲ２を介
してＦＥＴＩのゲートに印加される。

ｌｏ、　ＦＥＴＩのゲートに電圧が印加されると、ＦＥ
Ｔ、はＯＮとなる。すると、９項で述べた蓄積エネルギ
ーは、−気にＦＥＴ、を介し放出される。その時、し、
にその電流が流れ、その間ＦＥＴ＋はＯＮシ続ける。こ
の波形が第４図（Ａ）のｖｏ（４）からｖＰに至り（ｔ
、）、Ｌ、に電流が流れている間（第４図（＾）のＲ３
）保たれる。

１１．９項で述べたエネルギーの放出が終ると、Ｌ。

に電流が流れなくなり、Ｆ２には電圧が誘起されなくな
る。その結果、ＦＥＴＩがＯＦＦする。

１２、　ＦＥＴＩがＯＦＦすると、Ｃ２を介しに４．Ｌ
ｌ　に再びエネルギーが蓄積され始める。これと同時に
、Ｆ３に流れる電流に起因してＦ４に正の電圧が誘起さ
れ始め、Ｒ３を介してＦＥＴ２のゲートに正の電圧が印
加さ′れ、再びＦＥＴ２がＯＮする。すると、−気にＣ
２，Ｃ４，Ｌ、にエネルギーが蓄積され、その電流がＦ
３に流れるため、Ｆ４にはその間電圧が誘起され続ける
。

１３、上記７項〜１２項を繰り返し、発振が維持される
。

なお、Ｆ２とＦ４は相反する方向に正電圧が誘起される
ように、巻方向を予め決めておく。また、Ｚｎ２および
Ｚｎ３はゲート電圧が所定の最大値を越えないよう、保
護のために挿入しているものである。従って、Ｆ２．Ｆ
４が逆電位に誘起された場合、Ｚｎ２，７Ｄ３にはそれ
ぞれ順方向の電流が流れる。

−８このように、Ｒ＋、Ｃ＋は回路発振の起動用であり
、発振周波数との関係はない。Ｒ，、Ｃ，の時定数は、
起動用パルスの繰り返し時間（第２図（Ｂ）に示す発振
）である。

次に、ＴＲ，がＯＮ状態を維持し続けることの意味につ
いて述べておく。

ＴＲＩがＯＮシ続けるという意味は、正常動作時と異常
動作時（後に詳述する）に関して２通り有る。

正常時には、Ｃ１の端子間電圧（鋸歯状波電圧）がＲ５
を介してＴＲＩのベースに電流を流し、ＴＲＩの　　　
。

ＨＦＥ倍がコレクタ・エミッタ間に常時流れ、０４゜Ｚ
ｎ２にかかる電圧をコントロールしてＺｎ２のしぎい値
を越えないようにしている。また、ＴＢよりノイズがＲ
，、Ｃ６を介して混入した時には、Ｚｎ２のインピーダ
ンスによりカットし、Ｃ３に吸収させる様にしてい名。

さらに、電源側にノイズが混入した場合、Ｒ，、Ｒ，を
介してＴＲＩのベースに印加され、ＴＲ，がＯＮされる
ことから、Ｃ４のかかる電圧を下げるため、ストップ回
路（後に詳述する）が動作しないようにもしている。

異常時においては、ＴＲＩのコレクタ電圧がＣ４゜Ｚｎ
２のしきい値電圧を越した場合、ＴｈがＯＮシて発振が
停止する（後に詳述する）。このとき、Ｃ１の電圧が上
昇してくると、Ｃ５を介してＴｈを保持すると同時に８
５を介してＴＲ，のベースにも印加されるため、ＴＲＩ
がＯＮシ、Ｃ３，Ｃ４への印加電圧はＯボルトにクラン
プされてしまうことになる。

以上述べた２点が、ＴＲＩがＯＮシ続けるときに果たす
機能である。

なお、発振と同時にＦＥＴ２がＯＮＬた場合、ＦＥＴ２
のドレインが０ボルトになる。従って、その時、ｃｌの
電荷はり、を介して放電する。

次に、０．の必要性について詳述する。

ＦＥＴ＋がＯＮの時、そのソースが直流電源Ｐｓの出力
端と同電位になる。従ってＤｌがなければｃｌが充電さ
れてしまい、その結果として、ｓｓｓのしぎい値を越え
てＦＥＴ２がＯＮＬ、てしまう。

また、Ｄｌを挿入せず、且つ結線もしない場合には、正
常発振が起った後も、ＣＩの充電が行れ、ＳＳＳのしき
い値を越えたときにＦＥＴ２をＯＮさせてしまう。その
結果、正常発振と、起動用鋸歯状波発振とが重複する事
になる。

異常時の動作について、以下に説明する。

■　蛍光管ＴＢが破損した場合は、Ｆｌ−０４−Ｆ２へ
と流れる電流値が増大する。その理由は、次のとおりで
ある。

ランプ正常点灯時には、ＴＢのインピーダンスＺ、Ｆ、
およびＦ２＜７）抵抗Ｒ、Ｃ４及びＬｌ（７）共振流が
安定して保たれている。ところが、この中のインピーダ
ンスＺが無くなると、すなわちＦ２からＦ、に直接流れ
ていた回路が断線すると、共振点が大きく外れるために
電流が増大する。

なお、ランプ始動時は、かかる現象を利用している。す
なわち、最初はＴＨのインピーダンスＺが無いため、Ｐ
Ｉ、Ｆ２．Ｃ４，Ｌｌの回路によって大きく電流を流し
、ＰＩ、Ｆ２を熱して放電を開始させ、やがてＴＢに電
流が流れると、第３図に示すような等価回路に成り安定
する。

第４図（Ａ）　、　ＣＢ）において、ＶＰＳは直流電源
ｐｓの出力電圧を、ＶＯは０ボルトを表す。また、ｖＰ
はｖｏに対するピーク値を意味し、ｖｐｓ　と同じ値と
なる。但し、瞬時値であるのでＶＰとして表した。

正常時は、第４図（Ａ）に示すとおり、ＯＮ１０　Ｆ　
Ｆが対称的に動作する。

異常時は、第４図（Ｂ）に示すとおり、ＯＦＦ状態が長
くなりＯＮ状態が短くなっている。すなわち、Ｖ、が大
になるとＣ３に充電する所要時間が長くなり、電圧が上
昇する傾向となる。つまり、ＦＥＴ、のソース・ＦＥＴ
２のドレインの接続点は、第４図（Ｂ）の様な方形電圧
波形が生じ、ＦＥＴ２の０Ｎ（ＦＥＴ、は０ＦＦ）は短
＜　ＦＥＴ２の０ＦＦ（ＦＥＴ＋はＯＮ）は、長くなる
。よって、■、が長く、ｖｏが短くなり（すなわちｖＰ
が長くなる事）正電圧が上昇する事になるので、今迄バ
ランスがとれていた。

その上に上昇した正電圧がＲａ、Ｃ６を介しＣ３に充電
する。この時ＴＲ，のコレクタ電圧は、最初に０４、Ｚ
ｎ２のしきい値を越えないよう電圧がクランプされてい
るので、この電圧上昇により、Ｒ８゜Ｃ６を介しての電
流が増大し、Ｃ３に充電されＣ３の電圧が上昇する。そ
して０４を介しＺｎ２のしきい値に達すると、Ｔｈのゲ
ートに印加され、ＴｈはＯＮし、Ｃ４，Ｒ６，Ｔｈを介
しＴＲ２のベースに電圧が印加され、ＴＲ２がＯＮする
。

ＴＲ２がＯＮする事により、Ｃ３を介しＦＥＴ２のゲー
トがアースされる。すなわちＦＥＴ２のゲート信号が無
くなり、ＦＥＴ２の動作が停止し、その事により、ＦＥ
Ｔ、のゲート信号も停止し、ＦＥＴ、も動作が停止し、
発振が停止する。これと同時に、今迄Ｒ１を介してＣ１
に充電されようとしているのを、第４図（＾）のｖ０時
にＤｌを介し放電していたものが発振停止により、Ｄ、
に流れなく成るので、ｃｌの充電電圧が上昇し、今度は
、Ｄｓを介しＴｈ。

ＴＲ２をＯＮＬ、続ける。この事により、電源通電中は
ＯＮシ続け、電源をＯＦＦすることにより復帰する。

異常時の一態様である短絡の場合について、以下に説明
する。

この場合には第４図（Ｂ）に示すように、ｖＰの時間が
長く成る（つまり発振が下がることになる）。この短絡
とはＦｌ、Ｆ２　　（抵抗分は０）をショートする事で
、Ｌｌと６２の共振回路においてＣ２はＣ４より約１０
倍ぐらいの容量をとっているのでｆ＝１７（２πｒ）で
周波数は下ることに成る。

この時の動作は（上記説明でＶ、の時間が長くなるとい
う事は）　、　ＦＥＴ、のＯＮ時間が長く正電圧時間が
長いということで、この時ＦＥＴ＋のドレインおよびソ
ース、　Ｌ３．Ｒａ、Ｄａを介し前回同様Ｄ４゜Ｚｎ４
に電圧が印加される。この電圧は、直流電源ＰＳの直流
電圧が直接ＦＥＴＩのＯＮ時間流れる。この繰り返しに
より、Ｃ３の充電電圧が上昇し、Ｚｎ４のしきい値電圧
に達して前回同様と成り発振が停止する。

■　異常時にはＣ，の端子間電圧が低下し、ＴＲ１を０
ＦＦ−させる理由について、更に詳しく説明する。

第５図に示す電源オン時から発振スタートまで（ｔｌ）
の動作は、先に説明したとおりである。Ｃ２の充放電に
よる端子間電圧波形は点線で示す。

発振がスタートした場合、正常時ＣＩの点線電圧波形は
、前記説明７．８動作で表われる。つまりＦＥＴ２のス
タート時、ＳＳＳを介し放電ＦＥＴ２のゲートに印加さ
れＦＥＴ２ＯＮと成り、Ｖｏｔ、間Ｃ１は、前記放電し
たまま充電されず、ｔ１点線波形で保持されていて、次
に説明９．１０．１１動作に依りＦＥＴ、がＯＦＦ　Ｌ
／ＦＥＴＩがＯＮする事に依りＦＥＴ２のドレーン電圧
は電源電圧に達する。この事に依りＲ，を介しＤｌを流
れる電流が停止するため、今度はＲ，を介しＣ２に充電
され始める。これは、ｔ。

に当る。しかしｔ、はｔｌ’　に比較して１７数ｌθ〜
１／数１００短いため、ＣＩの充電時間も短く、再びＦ
ＥＴ２のＯＮに依り、Ｃ１はり、を介しＦＥＴ、のドレ
ーン電圧がゼロボルトに近づいた時点に放電する。この
波形がｔ３の点線波形に成りつまり、鋸歯状波として表
われる。

第６図示の方形波と鋸歯状波を見ると、ｔ３の間Ｒ３か
らＣ１に充電され、ｔ４の間Ｄ１を介し放電されている
が、第６図のように実際ＣＩの電圧は放電しても完全に
放電されず、Ｏｖより少し上った状態に有る。これが異
常時には、ＴＢに過電流が流れるため、それ以上にＣＩ
の電圧もり、を介して流れようとする。よって、Ｒｓを
介してＴＲ，のベースに電圧が印加されていた電圧も下
りＴＲ，に定電流を流しコントロールしていたものが、
ベース電圧が下がるためＴＲ，の電流が少し減少すると
同時に、上述の説明の動作によりＤ４．Ｚｎ２の電圧が
上昇する。

■　ストップ回路がひとたび動作すると、すなわちＦＥ
Ｔ２　　のゲート電位が零に至ると、再び電源をオフし
ない限りストップ状態が保持される。

換言すれば、電源を一度オフして再投入したときに限り
、再スタートが行われる。その理由を次に説明する。

先に、ストップ動作と保持の説明をしたが、まず発振が
停止すると、スタート動作と同様に、Ｒ１を介しＣＩに
充電がなされる。モしてＣＩの電圧が上昇する事により
り、、Ｔｈを介しＴＲ２のベースに電圧が印加され、Ｔ
Ｒ２がＯＮシ続ける。よって、Ｒ，に流れる電流が零に
なり（すなわちＯｖ）、モしてＣ３に充電されていた電
荷が放電してしまうまでの間は、復帰しない。

■　次に、Ｒ６およびＤ６から成る直列回路について説
明する。

Ｒ８は、正常動作時にＲａとｌ’ｌｓのバイアスにより
バランスをとり、その電圧をＤ４を介してＺｎ４のしき
い値以下にコントロールする。また、異常時にはＺｎ２
およびＴＲＩに過電流が流れないようにする保護用でも
有る。

Ｄ６については、第４図（Ｂ）、第５図示の正電圧Ｏｖ
の繰り返しく発振）により正電圧時に、Ｃ３に充電され
た電荷が、０７時に逆にＲａ、Ｌａ　、　ＦＥＴ２（Ｏ
ｖ時は、ＦＥＴ２がＯＮ）を介し放電を防ぐ、電圧クラ
ンプ用として用いられる。

■　Ｒ７は、Ｄ４．　Ｚｎ２のバイアス用およびＣ３の
放電用抵抗である。

第６図は、本発明を適用した第２の実施例を示す回路図
である。本実施例の動作は、次のとおりである。

■　スタート時 電源オンによりＲ１を介しＣ１に充電されＳＳＳのしき
い値に達すると、ＣＩに充電されていた電荷は、ＳＳＳ
のトリガ電流となりＦＥＴのゲートに印加され、その間
ＦＥＴはＯＮされ、電源よりＬ＋を介しＦＥＴに電流が
流れる。その時、Ｌ２に誘起された電圧は、Ｌ３．Ｌ５
．Ｆ２．Ｃ４，Ｆｌに電流を流す。これと同時に、Ｆ４
にも電圧が誘起されるので、これが８３を介しくＦＥＴ
のゲートに正の電圧として印加されるよう、Ｆ４の巻方
向を決める事により）、ＦＥＴのゲートに印加され、Ｆ
ＥＴがＯＮを続け、またＣＩの充電された電荷がり、を
介しＦＥＴに放電することの繰り返しによりＴＢのＦ、
、　Ｆ２が予熱され、起動に至る。

この波形も第２図同様になる。

■　正常点灯時 （イ）■の動作により起動した場合、電源からＬｌを介
しＣ２に流れ始める。同時にＦ２に誘起された電圧がＦ
３　、　Ｆ５　、ＴＢに電流として流れ始める。その時
、Ｆ４に誘起された電圧がＲ５を介してＦＥＴのゲート
に印加され、ＦＥＴがＯＮする。

すると−気に、電源からＬｌを介してＦＥＴに■＝Ｅ／
Ｚが流れる。そのＬｌの巻数比に応じた電圧がＦ２に誘
起され、Ｆ５のインピーダンスに応じた電流がＴＢに流
れる。この電流がＦ３を流れるので、前記同様Ｌ４に誘
起した電圧で、ＦＥＴをＯＮシ続ける。この時、Ｃ２に
充電されていた電荷は放電する。

（ＩＩ）　Ｌｌにエネルギーが蓄積されると、やがて電
流は流れなくなり、上記（イ）の説明の逆により、ＦＥ
ＴはＯＦＦする。すると今度は、Ｌｌに貯えられていた
エネルギーは放出を始め、Ｌ。

から電源を介し、Ｃ２に逆充電される。この時もＦ２に
電圧は誘起され、ＴＢ、ＬＳ、Ｆ３の方向に電流が流れ
る。しかしこの時も、Ｆ４に電圧が誘起されるが、電流
の方向が逆なので、ＦＥＴに負の電圧が印加されオフ状
態を保つ。なお、そのＦ４の電流は、Ｚｎ２．Ｒ３の方
向に流れる。

（八）　Ｌｌのエネルギーが放出されてしまうと、再度
（イ）の説明に戻り、Ｃ２の放電が始まる。

そして、（イ）の説明同様Ｌ１に電流が流れる。

この動作波形を第７図に図示する。

■　異常時 ランプの破損あるいは出力端子（ＦＬ−ランプ両端の事
）の短絡により電流が増大し、Ｌ。

にＶ＝２πｆＬＩなる電圧が生じる（周波数ｆの変化を
少なくする。）すなわちり、の電圧が大きくなり、正方
向に電流が流れた場合は、”２＋０３＋Ｃ３＋ＣＩｌ　
（ＴＢのＦ、、Ｆ２　ショート）　Ｌｓに帰る。つまり
Ｃ３に充電される。逆方向の場合はＦ２　、　Ｆ３　、
　Ｌｓに帰る。この時Ｓ　ＣＳも放電する。この繰り返
しにより、Ｃ３の充電電圧が上昇してＤ４．Ｚｎ２のし
きい値に達すると、Ｚｎ２に電流が流れ、Ｔｈのゲート
に印加されオンし、ＴＲ２に６３の放電又は、Ｆ２の誘
起電圧、Ｌ、の起電力等正電圧時にＲｚ、Ｄｓ、Ｄ＜、
Ｒｓ、Ｔｈを介しＴＲ２のベースに印加されることによ
りＴＲ２がＯＮシ、ＦＥＴのゲートがＤ２を介しアース
側に短絡する。つまりＦＥＴがオフする。

ＦＥＴがオフすると発振が停止し、今迄Ｒ１からＣ２に
充電しようとしている条件を、０１を介しＦＥＴのオン
時に放電させていたものが、ＦＥＴのオフにより、Ｄ、
、　ＦＥＴ　ドレインの電位が電源と同電位になるため
、放電できなくなり、Ｃ１の電位が上昇する。Ｃ１の電
位が上昇する事により、Ｄ５を介しＴｈへ流す電流が出
来る。これと同時に、Ｒ４を介しＴＲ，のベースにも同
様の電圧が印加されるので、ＴＲ２がオンしＤ４＋Ｒ５
に流れていた電流が平になる。但し厳密に説明すると、
Ｄ４に印加されている電圧がＯｖに下るのとＤｓに電圧
が印加されるタイミングは、上記説明では、殆ど同時で
あるが、実際は、Ｃ３の充電電圧が、ＴＲ，オン時に放
電される間Ｄ４の電圧がＯｖに下るのは、遅れることに
なる。つまり、Ｄ、に電圧が印加された後に遅れてＤ４
の電圧が下るので、完全にこの回路が断続する事に成る
。すなわち、電源をオフしないかぎり、保持続ける。

■　再スタート 電源を切る事により今迄Ｒ＋、Ｄ５．Ｔｈ、ＴＲ２ベー
スに流れていた電流が、又Ｃ１の放電が終った、つまり
電流がＯＡになる事によりＴｈが復帰する。すると再び
Ｄ４から２Ｄ、のしきい値に。

達する電圧が印加されないかぎり、Ｒ１を介してＣ１の
充電が始まり、始動−発振と正常動作することになる。

［効果］ 以上述べたとおり本発明によれば、ヒユーズ交換等の手
間を不要とした正確な過電流保護回路を得ることがで社
る。

また、異常動作により本回路が作動したとしても、電源
を所定時間だけオフして再投入することにより、再びス
タート状態に復帰させることができるので、極めて取扱
いが容易となる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す回路図、第２図ないし
Ｎ５図はそれぞれ第１図の動作を説明する図、 第６図は本発明のその他の実施例を示す回路図、第７図
は第６図の動作を説明する波形図である。 第７図

Claims (1)

1. 【特許請求の範囲】 直流電源端子に接続された第１抵抗素子、および、該第
   １抵抗素子に直列接続された第１コンデンサと、 前記第１抵抗素子と前記第１コンデンサとの共通接続点
   に対し、第２抵抗素子を介して接続されたベースを有す
   るトランジスタと、 前記トランジスタを動作させるため、該トランジスタの
   コレクタに接続された第３抵抗素子およびダイオードか
   ら成る直列回路と、 前記直列回路の一端と、前記トランジスタのコレクタと
   の共通接続点に接続された第２コンデンサと、 前記第２コンデンサと並列に接続された第４抵抗素子と
   、 前記放電灯の点灯回路に過大電流が流れたとき、前記第
   １コンデンサの端子間電圧を降下させる放電手段と、 前記放電手段の作動に応答して前記トランジスタのコレ
   クタ電圧が所定値に達したとき、前記点灯回路の動作を
   停止させる停止手段と を備えたことを特徴とする過電流保護回路。