JPH01101653A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH01101653A
JPH01101653A JP25845587A JP25845587A JPH01101653A JP H01101653 A JPH01101653 A JP H01101653A JP 25845587 A JP25845587 A JP 25845587A JP 25845587 A JP25845587 A JP 25845587A JP H01101653 A JPH01101653 A JP H01101653A
Authority
JP
Japan
Prior art keywords
aluminum
wiring
layer
tungsten
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25845587A
Other languages
Japanese (ja)
Other versions
JPH0638416B2 (en
Inventor
Manzo Saito
斉藤 万蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62258455A priority Critical patent/JPH0638416B2/en
Publication of JPH01101653A publication Critical patent/JPH01101653A/en
Publication of JPH0638416B2 publication Critical patent/JPH0638416B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent narrow widths and breakage of wirings with controlled movement of atoms composing aluminum by constructing a wiring consisting mainly of aluminum by dividing into a plurality of parts by high melting point metal layers. CONSTITUTION:A wiring consisting mainly of aluminum, wherein an aluminum layer 15 is divided at a distance which is equal to a first pitch of the aluminum layer 13 by a tungsten layer 14 which is a high melting point metal layer. The electric resistance of tungsten is one order of magnitude higher than that of aluminum, but because the thickness of the tungsten layer 14 is very thin, the electric resistance of the entire wiring is least subject to increase. Accordingly, a decrease in the effective width of the aluminum wiring is extremely small with atomic movement of aluminum, etc., observed in microscopic terms, whereby no partial loss or breakage of the aluminum wiring is not virtually allowed to exist.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信頼性の高い金属配線を有する半導体装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having highly reliable metal wiring.

〔従来の技術〕[Conventional technology]

従来、半導体装置に使用される金属配線にはアルミニウ
ムが主として使用されており、アルミニウム単独或いは
アルミニウムとシリコンとの合金の単一組成膜で構成さ
れることが多い。また、他の金属配線として、高融点金
属或いは金属とシリコン等との多層構造を有する配線も
提案されている。
Conventionally, metal wiring used in semiconductor devices has mainly been made of aluminum, and is often composed of a single composition film of aluminum alone or an alloy of aluminum and silicon. Further, as other metal wiring, wiring having a multilayer structure of a high melting point metal or a metal and silicon or the like has also been proposed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のアルミニウム配線構造では、アルミニウ
ム或いはアルミニウム合金層が配線全域に連続して形成
されているので、高温或いは通電時にアルミニウム或い
はアルミニウム合金の配線構成原子が配線方向に移動す
るマイグレーション現象が生じ易い。この現象が生じる
と、配線幅の減少が発生され、更に現象が進められると
極端な場合には配線の断線を引き起こし、装置の信頼性
を著しく損ねるという大きな簡題がある。
In the conventional aluminum wiring structure described above, since the aluminum or aluminum alloy layer is continuously formed over the entire wiring area, a migration phenomenon in which atoms constituting the wiring of aluminum or aluminum alloy move in the wiring direction is likely to occur at high temperatures or when electricity is applied. . When this phenomenon occurs, the wiring width decreases, and if the phenomenon progresses further, in extreme cases, it causes disconnection of the wiring, which significantly impairs the reliability of the device, which is a major problem.

本発明は、マイグレーションを防止してアルミニウム配
線の信頼性を向上した半導体装置を提供することを目的
としている。
An object of the present invention is to provide a semiconductor device that prevents migration and improves the reliability of aluminum wiring.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置は、アルミニウムを主体に形成した
配線を有する半導体装置において、配線を高融点金属層
により複数の部分に区切り、この高融点金属層によりア
ルミニウム構成原子の移動を抑制し、配線の幅減少や断
線を防止する構成としている。
The semiconductor device of the present invention is a semiconductor device having wiring mainly made of aluminum, in which the wiring is divided into a plurality of parts by a high melting point metal layer, and the movement of aluminum constituent atoms is suppressed by the high melting point metal layer, and the wiring is The structure is designed to prevent width reduction and wire breakage.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a)乃至第1図(d)は本発明の第1実施例を
その製造工程に従って示す図である。
FIGS. 1(a) to 1(d) are diagrams showing a first embodiment of the present invention according to its manufacturing process.

先ず、第1図(a)のように、シリコン基板11上にシ
リコン酸化膜12を形成し、この上にアルミニウム層を
形成する。そして、このアルミニウム層をフォトエツチ
ングして幅2μmで10μmのピッチ間隔をした網目状
パターンのアルミニウム層13を形成する。
First, as shown in FIG. 1(a), a silicon oxide film 12 is formed on a silicon substrate 11, and an aluminum layer is formed on this. Then, this aluminum layer is photo-etched to form an aluminum layer 13 having a mesh pattern having a width of 2 μm and a pitch interval of 10 μm.

次に、第1図(b)に示すように、WF6ガスと水素ガ
ス混合雰囲気中で選択的にアルミニウム層13の上面及
び側面にタングステン層14を1000人の厚さに気相
成長させる。このとき、シリコン酸化膜12上にはタン
グステンJii14は成長されない。次に、アルミニウ
ム層15をスパッタ法で全面に形成する。アルミニウム
Jii15の膜厚はアルミニウム層13の膜厚と同程度
であることが好ましく、ここでは共に1μmとした。
Next, as shown in FIG. 1(b), a tungsten layer 14 is selectively vapor-phase grown on the top and side surfaces of the aluminum layer 13 to a thickness of 1000 nm in a mixed atmosphere of WF6 gas and hydrogen gas. At this time, tungsten Jii 14 is not grown on the silicon oxide film 12. Next, an aluminum layer 15 is formed over the entire surface by sputtering. The thickness of the aluminum Jii 15 is preferably about the same as the thickness of the aluminum layer 13, and both are 1 μm here.

そして、全面にフォトレジスト16を塗布して表面を平
坦化した後に、酸素プラズマ、あるいはCCI!、4ガ
スを用いてウェハ全面を均一にエツチング除去し、第1
図(C)のようにアルミニウムFF13,15とタング
ステン層14が平面方向に配列された構造の平坦な金属
面を得る。本実施例の場合には、アルミニウム層13の
上面部分のタングステン層まで除去している。
Then, after coating the entire surface with photoresist 16 and flattening the surface, oxygen plasma or CCI! , the entire surface of the wafer is uniformly etched using four gases, and the first
A flat metal surface having a structure in which the aluminum FFs 13 and 15 and the tungsten layer 14 are arranged in the plane direction as shown in FIG. 3(C) is obtained. In the case of this embodiment, even the tungsten layer on the upper surface of the aluminum layer 13 is removed.

次に、得られたアルミニウムとタングステンとの綱目状
金属層をccp、及びCF、を用いてドライエツチング
し、第1図(d)に示すような金属配線層を形成する。
Next, the obtained wire-like metal layer of aluminum and tungsten is dry etched using CCP and CF to form a metal wiring layer as shown in FIG. 1(d).

この場合金属配線層はタングステン層14と交叉するよ
うにパターン形成することが肝要であり、これによりア
ルミニウム配線はタングステン層14により分断され、
アルミニウム層13.15とタングステン層14とが配
線の長さ方向に直列に接続された構造をなす。
In this case, it is important to pattern the metal wiring layer so that it intersects with the tungsten layer 14, so that the aluminum wiring is separated by the tungsten layer 14.
The aluminum layer 13, 15 and the tungsten layer 14 are connected in series in the length direction of the wiring.

なお、本実施例の配線では、アルミニウム層15はタン
グステン層14によってアルミニウム層13の最初のピ
ッチ間隔である10μm程度の長さ毎に細分される。ま
た、タングステンの電気抵抗はアルミニウムより1桁高
いが、タングステン層14の膜厚は1000人と極めて
薄いので、配線全体の電気抵抗は殆ど増加しない。
In the wiring of this embodiment, the aluminum layer 15 is subdivided by the tungsten layer 14 into lengths of approximately 10 μm, which is the initial pitch interval of the aluminum layer 13. Further, the electrical resistance of tungsten is one order of magnitude higher than that of aluminum, but since the thickness of the tungsten layer 14 is extremely thin, about 1,000, the electrical resistance of the entire wiring hardly increases.

このように形成されたアルミニウム配線は、アルミニウ
ム層15の長さは10μm程度と短いので、アルミニウ
ム或いはアルミニウム合金構成原子の熱または電気伝導
に起因する移動或いは緻密化は極く限定されたものとな
る。したがって、微視的にはアルミニウム等の原子移動
が発生しても、実効的なアルミニウム配線幅の減少は極
めて僅かであり、アルミニウム配線の局部的消失、断線
は実質的に発生しな(なる。
In the aluminum wiring formed in this way, the length of the aluminum layer 15 is as short as about 10 μm, so the movement or densification of aluminum or aluminum alloy constituent atoms due to thermal or electrical conduction is extremely limited. . Therefore, even if atoms of aluminum or the like move microscopically, the reduction in the effective width of the aluminum wiring is extremely small, and local disappearance or disconnection of the aluminum wiring does not substantially occur.

第2図は本発明の第2実施例を説明するための斜視図で
ある。
FIG. 2 is a perspective view for explaining a second embodiment of the present invention.

先ず、第2図(a)に示すように、シリコン基板21に
設けたシリコン酸化膜22上の配線が予定された領域に
、予め所要パターンのアルミニウム層23を適宜配置し
ておく。次に、第1の実施例と同様の方法を用いてタン
グステンJii24とアルミニウム層25を順次形成し
、平坦化した上でこれをエツチングバックしてアルミニ
ウムとタングステンの配列された金属膜を得、更に所望
の形状に加工して配線を形成することにより、第2図(
b)に示すアルミニウム配線を得る。
First, as shown in FIG. 2(a), an aluminum layer 23 having a desired pattern is placed in advance in a region on a silicon oxide film 22 provided on a silicon substrate 21 where wiring is planned. Next, a tungsten layer 24 and an aluminum layer 25 are sequentially formed using the same method as in the first embodiment, and after planarization, this is etched back to obtain a metal film in which aluminum and tungsten are arranged. By processing it into the desired shape and forming the wiring, as shown in Figure 2 (
Obtain the aluminum wiring shown in b).

この実施例では、アルミニウム層23が配線の必要領域
に予め任意に形成しである点に特徴を有する。このため
、第1の実施例と比較して設計は多少複雑になるものの
、アルミニウム配線最終加工工程を容易化したり、或い
は配線中を流れる電流密度によってタングステン層24
の密度を変えることができる等、設計の自由度や出来た
製品の信頼性等の向上を図れる等の利点がある。
This embodiment is characterized in that the aluminum layer 23 is arbitrarily formed in advance in areas where wiring is required. Therefore, although the design is somewhat more complicated than the first embodiment, it is possible to facilitate the final processing process of the aluminum wiring, or to increase the density of the tungsten layer 24 depending on the current density flowing through the wiring.
It has advantages such as being able to change the density of the material, improving the degree of freedom in design and improving the reliability of the finished product.

ここで、前記各実施例では配線の形成法だけについて言
及したが、トランジスタ等の能動素子やコンタクト孔等
の回路構成要素を含んだ通常の半導体装置全体へ応用が
可能であることは言うまでもない。
Here, in each of the above embodiments, only the wiring formation method was mentioned, but it goes without saying that the present invention can be applied to the entire normal semiconductor device including active elements such as transistors and circuit components such as contact holes.

また、本発明をより有効に機能させるためには、アルミ
ニウム層の形成にバイアススパッタ法等の平坦化技法を
応用すること、或いはアルミニウム!13.23の側壁
を予め緩い傾斜にしておく等のプロセス上の工夫が特に
有効である。
Further, in order to make the present invention function more effectively, it is possible to apply a planarization technique such as a bias sputtering method to the formation of the aluminum layer, or to form the aluminum layer! It is particularly effective to take measures in the process such as making the side walls of 13.23 gently sloped in advance.

更に、本実施例では高融点金属の形成法としてタングス
テンの気相成長法を用いたが、スパッタ法等の他の方法
でもよい。また、チタンやモリブデン等地の材料を用い
てもよいことは言うまでもない。
Further, in this embodiment, tungsten vapor phase growth was used as a method for forming the high melting point metal, but other methods such as sputtering may be used. It goes without saying that other materials such as titanium and molybdenum may also be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、アルミニウムを主体に形
成した配線を高融点金属層により複数の部分に区切った
構成としているので、この高融点金属層によりアルミニ
ウム構成原子の移動を抑制して配線の幅減少や断線を防
止でき、これにより装置全体の信頼性を向上できる。ま
た、配線の信頼性向上に対応して単位断面積当たりの電
流回度を増加できるため、従来より細い配線幅で装置の
機能を達成することができ、装置の高密度・高集積化1
回路機能向上をも図ることができる効果がある。
As explained above, the present invention has a structure in which a wiring mainly made of aluminum is divided into a plurality of parts by a high melting point metal layer, so that the movement of aluminum constituent atoms is suppressed by this high melting point metal layer and the wiring is Width reduction and wire breakage can be prevented, thereby improving the reliability of the entire device. In addition, because the current frequency per unit cross-sectional area can be increased in response to improvements in wiring reliability, device functions can be achieved with narrower wiring widths than before, resulting in higher density and higher integration of devices.
This has the effect of improving circuit functionality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例を工程順に示す図で、第1
図(a)は斜視図、第1図(b)及び第1図(C)は断
面図、第1図(d)は斜視図、第2図(a)及び第2図
(b)は本発明の第2実施例を工程順に示す斜視図であ
る。 11.21・・・シリコン基板、12.22−・・シリ
コン酸化膜、13.23・・・アルミニウム層、14゜
24・・・タングステン層、15.25・・・アルミニ
ウム層、16・−・フォトレジスト。 IJ               13第1図 (d)
FIG. 1 is a diagram showing the first embodiment of the present invention in the order of steps.
Figure (a) is a perspective view, Figures 1 (b) and 1 (C) are sectional views, Figure 1 (d) is a perspective view, and Figures 2 (a) and 2 (b) are main views. FIG. 7 is a perspective view showing a second embodiment of the invention in order of steps. 11.21... Silicon substrate, 12.22-... Silicon oxide film, 13.23... Aluminum layer, 14°24... Tungsten layer, 15.25... Aluminum layer, 16... Photoresist. IJ 13 Figure 1 (d)

Claims (1)

【特許請求の範囲】[Claims] (1)アルミニウムを主体に形成した配線を有する半導
体装置において、前記配線は高融点金属層により複数の
部分に区切られていることを特徴とする半導体装置。
(1) A semiconductor device having wiring mainly made of aluminum, characterized in that the wiring is divided into a plurality of parts by a high melting point metal layer.
JP62258455A 1987-10-15 1987-10-15 Semiconductor device Expired - Lifetime JPH0638416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62258455A JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258455A JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH01101653A true JPH01101653A (en) 1989-04-19
JPH0638416B2 JPH0638416B2 (en) 1994-05-18

Family

ID=17320452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258455A Expired - Lifetime JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0638416B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115221A (en) * 1983-11-28 1985-06-21 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115221A (en) * 1983-11-28 1985-06-21 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0638416B2 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
JP4810074B2 (en) Manufacturing method of multilayer wiring for superconducting device
JPH036675B2 (en)
US5981443A (en) Method of manufacturing a high temperature superconducting Josephson device
US5446015A (en) Superconducting device having a reduced thickness of oxide superconducting layer
JPS6146081A (en) Manufacture of josephson junction element
JPS60115221A (en) Manufacture of semiconductor device
JPS61208241A (en) Manufacture of semiconductor device
US6160266A (en) Superconducting device and a method of manufacturing the same
JP4768218B2 (en) High temperature superconducting equipment
TW202235363A (en) Josephson junction fabrication method
JPS62274624A (en) Manufacture of semiconductor device
JPH01186657A (en) Manufacture of semiconductor device
JPH0638416B2 (en) Semiconductor device
JP2993451B2 (en) Surface flattening method for oxide superconducting thin film
US6147360A (en) Superconducting device and a method of manufacturing the same
JPS63296277A (en) Semiconductor integrated circuit device
JP2663833B2 (en) Semiconductor device and manufacturing method thereof
JPH0223674A (en) Wiring connection method
JPH01274453A (en) Semiconductor device and manufacture thereof
JPH03110849A (en) Semiconductor device
JPH04318983A (en) Josephson junction element and manufacture thereof
JPH02113553A (en) Manufacture of semiconductor integrated circuit
JPS6149437A (en) Semiconductor device
JPH04343486A (en) Fine processing of oxide superconductive thin film
JPS61100949A (en) Formation of multilayer interconnection