JPH0638416B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0638416B2
JPH0638416B2 JP62258455A JP25845587A JPH0638416B2 JP H0638416 B2 JPH0638416 B2 JP H0638416B2 JP 62258455 A JP62258455 A JP 62258455A JP 25845587 A JP25845587 A JP 25845587A JP H0638416 B2 JPH0638416 B2 JP H0638416B2
Authority
JP
Japan
Prior art keywords
aluminum
wiring
layer
tungsten
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62258455A
Other languages
Japanese (ja)
Other versions
JPH01101653A (en
Inventor
万蔵 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62258455A priority Critical patent/JPH0638416B2/en
Publication of JPH01101653A publication Critical patent/JPH01101653A/en
Publication of JPH0638416B2 publication Critical patent/JPH0638416B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信頼性の高い金属配線を有する半導体装置に関
する。
The present invention relates to a semiconductor device having highly reliable metal wiring.

〔従来の技術〕[Conventional technology]

従来、半導体装置に使用される金属配線にはアルミニウ
ムが主として使用されており、アルミニウム単独或いは
アルミニウムとシリコンとの合金の単一組成膜で構成さ
れることが多い。また、他の金属配線として、高融点金
属或いは金属とシリコン等との多層構造を有する配線も
提案されている。
Conventionally, aluminum has been mainly used for metal wiring used in semiconductor devices, and is often composed of aluminum alone or a single composition film of an alloy of aluminum and silicon. Further, as another metal wiring, wiring having a multi-layer structure of refractory metal or metal and silicon has been proposed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来のアルミニウム配線構造では、アルミニウ
ム或いはアルミニウム合金層が配線全域に連続して形成
されているので、高温或いは通電時にアルミニウム或い
はアルミニウム合金の配線構成原子が配線方向に移動す
るマイグレーション現象が生じ易い。この現象が生じる
と、配線幅の減少が発生され、更に現象が進められると
極端な場合には配線の断線を引き起こし、装置の信頼性
を著しく損ねるという大きな問題がある。
In the above-mentioned conventional aluminum wiring structure, since the aluminum or aluminum alloy layer is continuously formed over the entire wiring area, a migration phenomenon in which wiring constituent atoms of aluminum or aluminum alloy move in the wiring direction easily occurs at high temperature or when electricity is applied. . When this phenomenon occurs, the width of the wiring is reduced, and when the phenomenon is further advanced, the wiring is broken in an extreme case, and there is a serious problem that the reliability of the device is significantly impaired.

本発明は、マイグレーションを防止してアルミニウム配
線の信頼性を向上した半導体装置を提供することを目的
としている。
An object of the present invention is to provide a semiconductor device in which migration is prevented and the reliability of aluminum wiring is improved.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置は、アルミニウムを主体に形成した
配線を有する半導体装置において、配線を高融点金属層
により複数の部分に区切り、この高融点金属層によりア
ルミニウム構成原子の移動を抑制し、配線の幅減少や断
線を防止する構成としている。
The semiconductor device of the present invention is a semiconductor device having a wiring formed mainly of aluminum, in which the wiring is divided into a plurality of parts by a refractory metal layer, and the refractory metal layer suppresses the movement of aluminum constituent atoms to prevent It is designed to prevent width reduction and disconnection.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)乃至第1図(d)は本発明の第1実施例を
その製造工程に従って示す図である。
1 (a) to 1 (d) are views showing a first embodiment of the present invention in accordance with its manufacturing process.

先ず、第1図(a)のように、シリコン基板11上にシ
リコン酸化膜12を形成し、この上にアルミニウム層を
形成する。そして、このアルミニウム層をフォトエッチ
ングして幅2μmで10μmのピッチ間隔をした網目状
パターンのアルミニウム層13を形成する。
First, as shown in FIG. 1A, a silicon oxide film 12 is formed on a silicon substrate 11, and an aluminum layer is formed thereon. Then, this aluminum layer is photoetched to form a mesh-shaped aluminum layer 13 having a width of 2 μm and a pitch interval of 10 μm.

次に、第1図(b)に示すように、WFガスと水素ガ
ス混合雰囲気中で選択的にアルミニウム層13の上面及
び側面にタングステン層14を1000Åの厚さに気相成長
させる。このとき、シリコン酸化膜12上にはタングス
テン層14は成長されない。次に、アルミニウム層15
をスパッタ法で全面に形成する。アルミニウム層15の
膜厚はアルミニウム層13の膜厚と同程度であることが
好ましく、ここでは共に1μmとした。
Next, as shown in FIG. 1B, a tungsten layer 14 is selectively vapor-deposited to a thickness of 1000 Å on the upper surface and the side surface of the aluminum layer 13 in a mixed atmosphere of WF 6 gas and hydrogen gas. At this time, the tungsten layer 14 is not grown on the silicon oxide film 12. Next, the aluminum layer 15
Is formed on the entire surface by sputtering. The thickness of the aluminum layer 15 is preferably about the same as the thickness of the aluminum layer 13, and both are set to 1 μm here.

そして、全面にフォトレジスト16を塗布して表面を平
坦化した後に、酸素プラズマ、あるいはCCガスを
用いてウェハ全面を均一にエッチング除去し、第1図
(c)のようにアルミニウム層13,15とタングステ
ン層14が平面方向に配列された構造の平坦な金属面を
得る。本実施例の場合には、アルミニウム層13の上面
部分のタングステン層まで除去している。
Then, a photoresist 16 is applied to the entire surface to planarize the surface, and then the entire surface of the wafer is uniformly etched and removed by using oxygen plasma or CC 4 gas, and the aluminum layer 13 as shown in FIG. 15 and the tungsten layer 14 are arranged in a plane direction to obtain a flat metal surface. In the case of this embodiment, the tungsten layer on the upper surface of the aluminum layer 13 is also removed.

次に、得られたアルミニウムとタングステンとの網目状
金属層をCC及びCFを用いてドライエッチング
し、第1図(d)に示すような金属配線層を形成する。
この場合金属配線層はタングステン層14と交叉するよ
うにパターン形成することが肝要であり、これによりア
ルミニウム配線はタングステン層14により分断され、
アルミニウム層13,15とタングステン層14とが配
線の長さ方向に直列に接続された構造をなす。
Next, the obtained mesh metal layer of aluminum and tungsten is dry-etched using CC 4 and CF 4 to form a metal wiring layer as shown in FIG. 1 (d).
In this case, it is important to form the metal wiring layer so as to cross the tungsten layer 14, so that the aluminum wiring is divided by the tungsten layer 14.
The aluminum layers 13 and 15 and the tungsten layer 14 are connected in series in the length direction of the wiring.

なお、本実施例の配線では、アルミニウム層15はタン
グステン層14によってアルミニウム層13の最初のピ
ッチ間隔である10μm程度の長さ毎に細分される。ま
た、タングステンの電気抵抗はアルミニウムより1桁高
いが、タングステン層14の膜厚は1000Åと極めて薄い
ので、配線全体の電気抵抗は殆ど増加しない。
In the wiring of this embodiment, the aluminum layer 15 is subdivided by the tungsten layer 14 into lengths of about 10 μm, which is the initial pitch interval of the aluminum layer 13. Further, although the electric resistance of tungsten is one digit higher than that of aluminum, since the film thickness of the tungsten layer 14 is extremely thin, 1000 Å, the electric resistance of the entire wiring hardly increases.

このように形成されたアルミニウム配線は、アルミニウ
ム層15の長さは10μm程度と短いので、アルミニウ
ム或いはアルミニウム合金構成原子の熱または電気伝導
に起因する移動或いは緻密化は極く限定されたものとな
る。したがって、微視的にはアルミニウム等の原子移動
が発生しても、実効的なアルミニウム配線幅の減少は極
めて僅かであり、アルミニウム配線の局部的消失,断線
は実質的に発生しなくなる。
In the aluminum wiring thus formed, since the length of the aluminum layer 15 is as short as about 10 μm, the movement or densification due to heat or electric conduction of aluminum or aluminum alloy constituent atoms is extremely limited. . Therefore, microscopically, even if atoms such as aluminum move, the effective reduction of the width of the aluminum wiring is very slight, and the local disappearance and disconnection of the aluminum wiring substantially do not occur.

第2図は本発明の第2実施例を説明するための斜視図で
ある。
FIG. 2 is a perspective view for explaining the second embodiment of the present invention.

先ず、第2図(a)に示すように、シリコン基板21に
設けたシリコン酸化膜22上の配線が予定された領域
に、予め所要パターンのアルミニウム層23を適宜配置
しておく。次に、第1の実施例と同様の方法を用いてタ
ングステン層24とアルミニウム層25を順次形成し、
平坦化した上でこれをエッチングバックしてアルミニウ
ムとタングステンの配列された金属膜を得、更に所望の
形状に加工して配線を形成することにより、第2図
(b)に示すアルミニウム配線を得る。
First, as shown in FIG. 2A, an aluminum layer 23 having a required pattern is appropriately arranged in advance in a region on the silicon oxide film 22 provided on the silicon substrate 21 where wiring is planned. Next, a tungsten layer 24 and an aluminum layer 25 are sequentially formed by using the same method as in the first embodiment,
After planarization, this is etched back to obtain a metal film in which aluminum and tungsten are arranged, and further processed into a desired shape to form wiring, thereby obtaining the aluminum wiring shown in FIG. 2 (b). .

この実施例では、アルミニウム層23が配線の必要領域
に予め任意に形成してある点に特徴を有する。このた
め、第1の実施例と比較して設計は多少複雑になるもの
の、アルミニウム配線最終加工工程を容易化したり、或
いは配線中を流れる電流密度によってタングステン層2
4の密度を変えることができる等、設計の自由度や出来
た製品の信頼性等の向上を図れる等の利点がある。
This embodiment is characterized in that the aluminum layer 23 is arbitrarily formed in advance in a necessary area for wiring. For this reason, although the design is somewhat complicated as compared with the first embodiment, the tungsten layer 2 is made easier by the final processing step of the aluminum wiring or by the current density flowing in the wiring.
There are advantages such as that the density of 4 can be changed and the degree of freedom in design and the reliability of the finished product can be improved.

ここで、前記各実施例では配線の形成法だけについて言
及したが、トランジスタ等の能動素子やコンタクト孔等
の回路構成要素を含んだ通常の半導体装置全体へ応用が
可能であることは言うまでもない。
Here, in each of the above-described embodiments, only the method of forming the wiring is mentioned, but it goes without saying that the present invention can be applied to the general semiconductor device as a whole including circuit elements such as active elements such as transistors and contact holes.

また、本発明をより有効に機能させるためには、アルミ
ニウム層の形成にバイアススパッタ法等の平坦化技法を
応用すること、或いはアルミニウム層13,23の側壁
を予め緩い傾斜にしておく等のプロセス上の工夫が特に
有効である。
Further, in order to make the present invention function more effectively, a process of applying a flattening technique such as a bias sputtering method to the formation of the aluminum layer, or making the side walls of the aluminum layers 13 and 23 have a gentle inclination beforehand The above device is especially effective.

更に、本実施例では高融点金属の形成法としてタングス
テンの気相成長法を用いたが、スパッタ法等の他の方法
でもよい。また、チタンやモリブデン等他の材料を用い
てもよいことは言うまでもない。
Further, although the vapor phase growth method of tungsten is used as the method of forming the refractory metal in the present embodiment, other methods such as the sputtering method may be used. Needless to say, other materials such as titanium and molybdenum may be used.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、アルミニウムを主体に形
成した配線を高融点金属層により複数の部分に区切った
構成としているので、この高融点金属層によりアルミニ
ウム構成原子の移動を抑制して配線の幅減少や断線を防
止でき、これにより装置全体の信頼性を向上できる。ま
た、配線の信頼性向上に対応して単位断面積当たりの電
流密度を増加できるため、従来より細い配線幅で装置の
機能を達成することができ、装置の高密度・高集積化,
回路機能向上をも図ることができる効果がある。
As described above, the present invention has a structure in which the wiring formed mainly of aluminum is divided into a plurality of parts by the refractory metal layer. Therefore, the refractory metal layer suppresses the movement of aluminum constituent atoms and It is possible to prevent width reduction and disconnection, and thereby improve the reliability of the entire device. In addition, since the current density per unit cross-sectional area can be increased in order to improve the reliability of the wiring, the function of the device can be achieved with a narrower wiring width than in the past, and the device can be highly dense and highly integrated.
There is an effect that the circuit function can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1実施例を工程順に示す図で、第1
図(a)は斜視図、第1図(b)及び第1図(c)は断
面図、第1図(d)は斜視図、第2図(a)及び第2図
(b)は本発明の第2実施例を工程順に示す斜視図であ
る。 11,21……シリコン基板、12,22……シリコン
酸化膜、13,23……アルミニウム層、14,24…
…タングステン層、15,25……アルミニウム層、1
6……フォトレジスト。
FIG. 1 is a diagram showing a first embodiment of the present invention in process order.
FIG. 1 (a) is a perspective view, FIG. 1 (b) and FIG. 1 (c) are sectional views, FIG. 1 (d) is a perspective view, and FIG. 2 (a) and FIG. It is a perspective view which shows the 2nd Example of invention in order of a process. 11, 21 ... Silicon substrate, 12, 22 ... Silicon oxide film, 13, 23 ... Aluminum layer, 14, 24 ...
… Tungsten layer, 15, 25 …… Aluminum layer, 1
6 ... Photoresist.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】アルミニウムを主体に形成した配線を有す
る半導体装置において、前記配線は高融点金属層により
複数の部分に区切られていることを特徴とする半導体装
置。
1. A semiconductor device having a wiring mainly made of aluminum, wherein the wiring is divided into a plurality of portions by a refractory metal layer.
JP62258455A 1987-10-15 1987-10-15 Semiconductor device Expired - Lifetime JPH0638416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62258455A JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258455A JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH01101653A JPH01101653A (en) 1989-04-19
JPH0638416B2 true JPH0638416B2 (en) 1994-05-18

Family

ID=17320452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258455A Expired - Lifetime JPH0638416B2 (en) 1987-10-15 1987-10-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0638416B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115221A (en) * 1983-11-28 1985-06-21 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH01101653A (en) 1989-04-19

Similar Documents

Publication Publication Date Title
JPH0779106B2 (en) Method for manufacturing semiconductor integrated circuit
JP4810074B2 (en) Manufacturing method of multilayer wiring for superconducting device
US5446015A (en) Superconducting device having a reduced thickness of oxide superconducting layer
US5641993A (en) Semiconductor IC with multilayered Al wiring
JPS61237452A (en) Manufacture of multilayer interconnection for semiconductor integration circuit
JPS61208241A (en) Manufacture of semiconductor device
JPH0228253B2 (en)
JPH0638416B2 (en) Semiconductor device
JPH02143527A (en) Wiring formation
JPS61284937A (en) Semiconductor device and manufacture thereof
JPH0856024A (en) Method of manufacturing integrated circuit
JPH01186657A (en) Manufacture of semiconductor device
JP2663833B2 (en) Semiconductor device and manufacturing method thereof
JP2855981B2 (en) Method for manufacturing semiconductor device
JPS58200557A (en) Forming method for multilayer wiring
JPH02113553A (en) Manufacture of semiconductor integrated circuit
JPS63296277A (en) Semiconductor integrated circuit device
JPH01140645A (en) Manufacture of semiconductor integrated circuit device
JPH0338832A (en) Wiring structure of semiconductor device
JPS62115744A (en) Semiconductor device
JPH01274453A (en) Semiconductor device and manufacture thereof
JPH01175246A (en) Semiconductor device
JP2000133706A (en) Semiconductor device and its manufacture
JPH08111460A (en) Multilayer wiring structure and manufacturing method
JPH0536842A (en) Multilayer interconnection formation method