JPH01101723A - 受信方式 - Google Patents
受信方式Info
- Publication number
- JPH01101723A JPH01101723A JP25933987A JP25933987A JPH01101723A JP H01101723 A JPH01101723 A JP H01101723A JP 25933987 A JP25933987 A JP 25933987A JP 25933987 A JP25933987 A JP 25933987A JP H01101723 A JPH01101723 A JP H01101723A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- frequency
- scanning
- circuit
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 28
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＨＰ帯からＵＨＦ帯のアマチェア無線機であっ
てマイクロコンビエータにょシ制御されるスキャニング
受信機に関する。
てマイクロコンビエータにょシ制御されるスキャニング
受信機に関する。
従来、アマチェア無線のＦＭ通信方式におｈては、モー
ビル使用が主目的であるため一定周波数間隔のチャンネ
ル周波数割当の制度を採用してｈる。受信機はチャンネ
ル周波数のみスポットできれば良すので、チャンネルの
下端または上端から順次スポット受信するスキャニング
受信機が使用されている。これ等スキャニング受信機に
お込ては、電波を検出するとスキャニング動作を停止し
てスタートメタンを押すまではそのｉま受信を継続する
！式と、電波を検知するとスキャニングを一時停止し、
数秒間の所定時間を過ぎると再びスキャニングを継続す
る形式とがある。第２図は従来のスキャニングの回路例
を示す図でアシ、スーツ臂ヘテロダインの受信機の局部
発振器にＰＬＩ、発振回路を用いてＣＰＵによシ制御す
る方式であり、このＰＬＬ回路は一般的な周知回路であ
るから詳細には述べないが、所定の発振周波数範囲を有
し直流電圧にて発振周波数を変化できるｖＣＯと、その
発振周波数を分周する可変分周器Ｐ Ｄ（Ｐｒｏｇｒａ
ｍａｂｌｅＤｉｖｉｄｅｒ）と、その出力と基準発振器
の出方周波数へとを位相比較する位相検波器φＤと、そ
の位相差出力ｔ−ＬＰＦ ’ｉ通して得た直流成分をＶ
ＣＯに加え、位相差出力がゼロの状態で発振周波数が安
定されるものである。
ビル使用が主目的であるため一定周波数間隔のチャンネ
ル周波数割当の制度を採用してｈる。受信機はチャンネ
ル周波数のみスポットできれば良すので、チャンネルの
下端または上端から順次スポット受信するスキャニング
受信機が使用されている。これ等スキャニング受信機に
お込ては、電波を検出するとスキャニング動作を停止し
てスタートメタンを押すまではそのｉま受信を継続する
！式と、電波を検知するとスキャニングを一時停止し、
数秒間の所定時間を過ぎると再びスキャニングを継続す
る形式とがある。第２図は従来のスキャニングの回路例
を示す図でアシ、スーツ臂ヘテロダインの受信機の局部
発振器にＰＬＩ、発振回路を用いてＣＰＵによシ制御す
る方式であり、このＰＬＬ回路は一般的な周知回路であ
るから詳細には述べないが、所定の発振周波数範囲を有
し直流電圧にて発振周波数を変化できるｖＣＯと、その
発振周波数を分周する可変分周器Ｐ Ｄ（Ｐｒｏｇｒａ
ｍａｂｌｅＤｉｖｉｄｅｒ）と、その出力と基準発振器
の出方周波数へとを位相比較する位相検波器φＤと、そ
の位相差出力ｔ−ＬＰＦ ’ｉ通して得た直流成分をＶ
ＣＯに加え、位相差出力がゼロの状態で発振周波数が安
定されるものである。
ＶＣＯの周波数は
八Ｘ（ＰＤの分局数）
ＰＤはＣＰＵによシ設定され、発振安定後信号確認時に
無信号ならば次の周波数設定となる。以上の動作で明ら
かなようにＰＬＬ回路が１回路であり、受信周波数ｔ
ｆ ｔからｆ、−に変更する際第３図に示すように口、
ファンロックの繰シ返しであシ、各周波数切換ごとに受
信不能時間が存在し、このためある一定以上の速度によ
るスキャニング受信は不可能である。
無信号ならば次の周波数設定となる。以上の動作で明ら
かなようにＰＬＬ回路が１回路であり、受信周波数ｔ
ｆ ｔからｆ、−に変更する際第３図に示すように口、
ファンロックの繰シ返しであシ、各周波数切換ごとに受
信不能時間が存在し、このためある一定以上の速度によ
るスキャニング受信は不可能である。
ＰＬＬ系において、
Ｙ（ａ）：ループの伝達関数
Ｗｎ ：ループの自然周波数
ζ（ｚｅｔａ）、ループのダンピング・ファクタにφ
：位相比較器の利得 Ｋｖ ：ＶＣＯの利得 Ｎ ：プログラマプル分周比とすると、ただしＴ
＝ＣＲ，，Ｔ２＝ＣＲ２ であり、転載を省略したがζを大きくするほど口、クア
、プ時間は短かくなるが変調周波数ｎ （＝Ｗ／’Ｗ
１１ ）が高くなシ、特に低い基準周波数ｆ、ではｖＣ
Ｏ出力中に洩れてＣ／Ｎを悪化させることになるので、
通常はζは０．６〜１．０とし、Ｗｎ（−３ｄｂ）をｆ
ｒの１／１００からｌ／１０にしている。従ってｆｒの
低いＰＬＬ系ではロケ２フ、１時間を短縮するには困難
である。
：位相比較器の利得 Ｋｖ ：ＶＣＯの利得 Ｎ ：プログラマプル分周比とすると、ただしＴ
＝ＣＲ，，Ｔ２＝ＣＲ２ であり、転載を省略したがζを大きくするほど口、クア
、プ時間は短かくなるが変調周波数ｎ （＝Ｗ／’Ｗ
１１ ）が高くなシ、特に低い基準周波数ｆ、ではｖＣ
Ｏ出力中に洩れてＣ／Ｎを悪化させることになるので、
通常はζは０．６〜１．０とし、Ｗｎ（−３ｄｂ）をｆ
ｒの１／１００からｌ／１０にしている。従ってｆｒの
低いＰＬＬ系ではロケ２フ、１時間を短縮するには困難
である。
上述のごとくスキャニングの速度を上げるには限界があ
シ、それを解決する方法としてＰＬＬ回路を多重ループ
にして各ループごとに口、クアップタイムを短かくする
方法がよくとられるが、口。
シ、それを解決する方法としてＰＬＬ回路を多重ループ
にして各ループごとに口、クアップタイムを短かくする
方法がよくとられるが、口。
クアッグタイムを零にすることは不可能であり、ま九ル
ーグが増加するほどスプリアスを発生し易いと云う問題
が生じる。
ーグが増加するほどスプリアスを発生し易いと云う問題
が生じる。
従って本発明は、２つのＰＬＬ回路を設は同時に動作さ
せて切換使用することによシスキャニングの速度を早く
した受信方式の提供を目的とする。
せて切換使用することによシスキャニングの速度を早く
した受信方式の提供を目的とする。
本発明はマイクロコンビ二−タ制御によルＰＬＬ方式の
スーｔ＋へテロゲイン受信機であって、２つの同一のＰ
ＬＬ回路による２つの局部発振器を具備し、スキャニン
グ時は、第１のＰＬＬ回路は現在の受信周波数にて口、
りさせる手段と、第２のＰＬＬ回路は次の受信周波数に
てロックさせる手段と、受信信号の無の検出によシ切シ
換え回路が切換わシ第２のＰＬＬ回路は現用の口、り値
となシ、第１のＰＬＬ回路が次の周波数にて口、りする
、順次周波数を切換える手段と金含んだ高速スキャンの
受信方式である。
スーｔ＋へテロゲイン受信機であって、２つの同一のＰ
ＬＬ回路による２つの局部発振器を具備し、スキャニン
グ時は、第１のＰＬＬ回路は現在の受信周波数にて口、
りさせる手段と、第２のＰＬＬ回路は次の受信周波数に
てロックさせる手段と、受信信号の無の検出によシ切シ
換え回路が切換わシ第２のＰＬＬ回路は現用の口、り値
となシ、第１のＰＬＬ回路が次の周波数にて口、りする
、順次周波数を切換える手段と金含んだ高速スキャンの
受信方式である。
第１図は本発明の受信方式を示す一実施例のブロック図
で、第１図と第２図の同一部分は同一符号を付す、ｌは
スー・や−ヘテログイン受信機のミキサであり、３は第
１のＰＬＬ回路で、プログラマブル分周器ＰＤ６と位相
検波器φＤ７とローパスフィルタＬＰＦ ８とＶＣＯＩ
９よ〕なるループ回路と、４は第２のＰＬＬ回路でプ
ログラマブル分周器ＰＤｉｏと位相検波器φＤｌｌと、
ローパスフィルタＬＰＦ ｌ ２とＶＣＯ２１３よりな
るループ回路で、ともに基準発振器ＲＥＦ ５の出力と
、ＣＰＵ ２のデジタル設定値により動作し、ＣＰＵ
２の受信信号無しの検出によシ制御され交互に切換えら
れる切換回路１４によりミキサ１に入力され高速スキャ
ンされる構成である。特定の例を上げて詳述すると、ア
マチーア無線用のスキャニング受信機とし、周波数を５
０〜５４ ＭＨｚのＦＭモードとする。
で、第１図と第２図の同一部分は同一符号を付す、ｌは
スー・や−ヘテログイン受信機のミキサであり、３は第
１のＰＬＬ回路で、プログラマブル分周器ＰＤ６と位相
検波器φＤ７とローパスフィルタＬＰＦ ８とＶＣＯＩ
９よ〕なるループ回路と、４は第２のＰＬＬ回路でプ
ログラマブル分周器ＰＤｉｏと位相検波器φＤｌｌと、
ローパスフィルタＬＰＦ ｌ ２とＶＣＯ２１３よりな
るループ回路で、ともに基準発振器ＲＥＦ ５の出力と
、ＣＰＵ ２のデジタル設定値により動作し、ＣＰＵ
２の受信信号無しの検出によシ制御され交互に切換えら
れる切換回路１４によりミキサ１に入力され高速スキャ
ンされる構成である。特定の例を上げて詳述すると、ア
マチーア無線用のスキャニング受信機とし、周波数を５
０〜５４ ＭＨｚのＦＭモードとする。
第１中間周波数ｋ １０．７ ＭＨｚとすると局部発振
器の発振周波数は６０．７〜６４．７ ＭＨｚ或いは３
９．３〜４３．３ ＭＥ（ｚとなるが、ここではアッノ
に一側にとり６０．７〜６４．７■ｈとする。
器の発振周波数は６０．７〜６４．７ ＭＨｚ或いは３
９．３〜４３．３ ＭＥ（ｚとなるが、ここではアッノ
に一側にとり６０．７〜６４．７■ｈとする。
基準発振器ＲＥＦ ５は１０ ｋＨｚとして直接分周方
式のＰＬＬのため設定値Ｎは６０７０〜６４７０となる
。
式のＰＬＬのため設定値Ｎは６０７０〜６４７０となる
。
ここでは５０，０００ Ｍ）Ｉｚから上側ヘスキャンさ
せるとすると、先づＰＬＬ ｌの設定値Ｎｉ６０７０と
して口、りさせ、同時にＰＬＬ ２に設定値Ｎ＝６０７
１のデータを送シロ、りさせる。このとき切換回路１４
はＰＬＬ １ （［Ｉｌ’ｅ選択しておき、５０，００
０ Ｗ（ｚ ｔ−最初に受信する。次に切換回路１４は
ＰＬＬ ２側に切り換えて５０，０１０ ＭＨｚ ｆ！
：受信すると同時に、ＰＬＬ ｌ ヘ設定値Ｎ−６０７
２のデータを送る。以後ＰＬＬ １及びＰＬＬ ２へ現
在の受信周波数のデータ及びＮ＋１のデータを各々へ送
シ、第３図に示すように、片側のＰＬＬがアンロックの
とき片方のＰＬＬで受信するようＣＰＵ ２にてタイミ
ングをコントロールする。
せるとすると、先づＰＬＬ ｌの設定値Ｎｉ６０７０と
して口、りさせ、同時にＰＬＬ ２に設定値Ｎ＝６０７
１のデータを送シロ、りさせる。このとき切換回路１４
はＰＬＬ １ （［Ｉｌ’ｅ選択しておき、５０，００
０ Ｗ（ｚ ｔ−最初に受信する。次に切換回路１４は
ＰＬＬ ２側に切り換えて５０，０１０ ＭＨｚ ｆ！
：受信すると同時に、ＰＬＬ ｌ ヘ設定値Ｎ−６０７
２のデータを送る。以後ＰＬＬ １及びＰＬＬ ２へ現
在の受信周波数のデータ及びＮ＋１のデータを各々へ送
シ、第３図に示すように、片側のＰＬＬがアンロックの
とき片方のＰＬＬで受信するようＣＰＵ ２にてタイミ
ングをコントロールする。
これによシアンロックの時間による受信不能な期間を零
にして、ｆ１〜ｆｎまで連続してスキャ／が可能になる
。
にして、ｆ１〜ｆｎまで連続してスキャ／が可能になる
。
第１図に示したＰＬＬ回路の場合直接分周の為ルーググ
インが低下することと、基準発振器ＲＥＦ ５がｌ Ｏ
ｋＨｚと低いため設定値Ｎが大きくなりロックアツプタ
イムは通常数十ｍｓ必要とされるため、従来方式では高
速スキャンが不可能であったが、本発明の方式によれば
受信機の信号処理速度までスキャンの速度を速めること
が可能である。
インが低下することと、基準発振器ＲＥＦ ５がｌ Ｏ
ｋＨｚと低いため設定値Ｎが大きくなりロックアツプタ
イムは通常数十ｍｓ必要とされるため、従来方式では高
速スキャンが不可能であったが、本発明の方式によれば
受信機の信号処理速度までスキャンの速度を速めること
が可能である。
実施例ではジングルスーパであったが、多重スーノクで
あっても勿論構わない。またＰＬＬも多重ループ、シン
グルループいずれでも全く問題はない。
あっても勿論構わない。またＰＬＬも多重ループ、シン
グルループいずれでも全く問題はない。
本発明によ、９ ＰＬＬ回路のアンロラン暁１間を考慮
することなく、高速スキャン金なしえることは、アマチ
ェア無線において早急な対応が可能となシ実用上の効果
は大きい。
することなく、高速スキャン金なしえることは、アマチ
ェア無線において早急な対応が可能となシ実用上の効果
は大きい。
第１図は本発明の一実施例を示すスーパーヘテロゲイン
受信機で局部発振がＰＬＬ回路の！ロック図、第２図は
従来方式で局部発振がＰＬＬ回路のスーパーヘテロゲイ
ン受信機のプロ、り図、第３図は第２図のスキャニング
のタイムチャート図、第４図は第１図のスキャニングの
タイムチャート図、第５図は本発明のＣＰＵの７０−チ
ャート図である。 １・・・ミキサ、２・・・ＣＰＵ、３・・・ＰＬＬＩ、
４・・・ＰＬＬ ２．５・・・基準発振器ＲＥＦ、６・
１０−１５・・・プログラマツル分周器ＰＤ、７・１１
−１６・・・位相検波器φＤ、８・１２・１７・・・ロ
ーパスフィルタＬＰＦ、９・・・ＶＣＯｌ 。 １３−ＶＣＯ２，１８−ＶＣＯ、ｌ ４−・・切換回路
。 特許出願人 八重洲無線株式会社
受信機で局部発振がＰＬＬ回路の！ロック図、第２図は
従来方式で局部発振がＰＬＬ回路のスーパーヘテロゲイ
ン受信機のプロ、り図、第３図は第２図のスキャニング
のタイムチャート図、第４図は第１図のスキャニングの
タイムチャート図、第５図は本発明のＣＰＵの７０−チ
ャート図である。 １・・・ミキサ、２・・・ＣＰＵ、３・・・ＰＬＬＩ、
４・・・ＰＬＬ ２．５・・・基準発振器ＲＥＦ、６・
１０−１５・・・プログラマツル分周器ＰＤ、７・１１
−１６・・・位相検波器φＤ、８・１２・１７・・・ロ
ーパスフィルタＬＰＦ、９・・・ＶＣＯｌ 。 １３−ＶＣＯ２，１８−ＶＣＯ、ｌ ４−・・切換回路
。 特許出願人 八重洲無線株式会社
Claims (1)
- マイクロコンピュータにより周波数制御されるＰＬＬ方
式のスーパーヘテロダイン受信機において、第１および
第２の２つのＰＬＬ回路により２つの局部発振器を構成
し、スキャニング受信時に、第１および第２のＰＬＬ回
路を共に動作させ、第１のＰＬＬ回路を現在の受信周波
数にてロックさせるとともに、第２のＰＬＬ回路を次の
周波数にロックさせ、第１および第２のＰＬＬ回路を順
次周波数を変更しながら切り換えることにより高速スキ
ャンを行なうことを特徴とする受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25933987A JPH01101723A (ja) | 1987-10-14 | 1987-10-14 | 受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25933987A JPH01101723A (ja) | 1987-10-14 | 1987-10-14 | 受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101723A true JPH01101723A (ja) | 1989-04-19 |
Family
ID=17332729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25933987A Pending JPH01101723A (ja) | 1987-10-14 | 1987-10-14 | 受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3735744A1 (en) * | 2018-01-05 | 2020-11-11 | Kirintec Limited | Receiver |
-
1987
- 1987-10-14 JP JP25933987A patent/JPH01101723A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3735744A1 (en) * | 2018-01-05 | 2020-11-11 | Kirintec Limited | Receiver |
| US11626860B2 (en) | 2018-01-05 | 2023-04-11 | Kirintec Limited | Receiver |
| EP3735744B1 (en) * | 2018-01-05 | 2025-03-05 | BAE Systems PLC | Receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
| US5289506A (en) | Automatic frequency control circuit | |
| US6006078A (en) | Receiver with improved lock-up time and high tuning stability | |
| JPH0897684A (ja) | 無線受信機の選局方法およびそれを用いた無線受信機 | |
| JP4089003B2 (ja) | 受信機及び受信方法 | |
| JPH01101723A (ja) | 受信方式 | |
| JP2001024482A (ja) | 受信機 | |
| EP1458109A1 (en) | Receiver | |
| JP2903797B2 (ja) | 位相同期受信機 | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JP3786567B2 (ja) | 無線通信機 | |
| JP2897264B2 (ja) | チューナ | |
| JPH028446Y2 (ja) | ||
| JPS6132852B2 (ja) | ||
| JP2700972B2 (ja) | パイロット信号及びその信号対雑音比検出回路 | |
| JP2752850B2 (ja) | 受信機 | |
| JP3677980B2 (ja) | 受信装置 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| JPS6157740B2 (ja) | ||
| JPH07123000A (ja) | 周波数シンセサイザ | |
| JPS6234177B2 (ja) | ||
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JP2897263B2 (ja) | チューナ | |
| JP3696636B2 (ja) | 受信装置 | |
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 |