JPH01101747A - ディジタルクロスコネクト用ｄｓｉインタフェース回路 - Google Patents
ディジタルクロスコネクト用ｄｓｉインタフェース回路Info
- Publication number
- JPH01101747A JPH01101747A JP25928387A JP25928387A JPH01101747A JP H01101747 A JPH01101747 A JP H01101747A JP 25928387 A JP25928387 A JP 25928387A JP 25928387 A JP25928387 A JP 25928387A JP H01101747 A JPH01101747 A JP H01101747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signals
- signal
- stuff
- dsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送用クロスコネクト方式、特に
時分割多重化されたディジタル信号の伝送路における相
互接続時に必要となるディジタル信号相互間の同期方式
に関する。
時分割多重化されたディジタル信号の伝送路における相
互接続時に必要となるディジタル信号相互間の同期方式
に関する。
近年のディジタル通信の適用領域の伸長に伴って、ディ
ジタル伝送路のルート初期設定や、運用中の回線増設、
サービス変更、あるいは障害発生などに対処したルート
変更を行うためのクロスコネクト方式に対し、装置規模
の小型化、集線スペースの節減、接続作業の省力化、及
び切り換え可能なハイアラキ−レベルの多様化など多面
に亘る技術的要請が高まっている。
ジタル伝送路のルート初期設定や、運用中の回線増設、
サービス変更、あるいは障害発生などに対処したルート
変更を行うためのクロスコネクト方式に対し、装置規模
の小型化、集線スペースの節減、接続作業の省力化、及
び切り換え可能なハイアラキ−レベルの多様化など多面
に亘る技術的要請が高まっている。
従来、この種のディジタル伝送用クロスコネクト方式は
、複数の信号線（例えば同軸ケーブル〕の相互接続を切
シ換えるスイッチ群が設けである分配架を使用し、スイ
ッチを人手で操作することにより接続の切シ換えを行う
方式である。伝送路のディジタル信号には同期多重化さ
れた同期系とスタッフ多重化した非同期系との二種類が
ある。
、複数の信号線（例えば同軸ケーブル〕の相互接続を切
シ換えるスイッチ群が設けである分配架を使用し、スイ
ッチを人手で操作することにより接続の切シ換えを行う
方式である。伝送路のディジタル信号には同期多重化さ
れた同期系とスタッフ多重化した非同期系との二種類が
ある。
このうち非同期系のディジタル信号に対しては。
タイムスロットの入れ換えで接続切シ換えを行う時間ス
イッチを適用する技術が無いので２分配架のスイッチ群
としては、信号線の相互接続を行う空間スイッチを使用
している。
イッチを適用する技術が無いので２分配架のスイッチ群
としては、信号線の相互接続を行う空間スイッチを使用
している。
上述した従来のディジタル伝送用クロスコネクト方式は
、伝送路の相互接続の切換え手段として空間スイッチを
使用しているので、装置の小型化。
、伝送路の相互接続の切換え手段として空間スイッチを
使用しているので、装置の小型化。
集線スペースの節減、および切シ換え単位等の多様な要
望に十分応えていくのが非常に困難であるという問題点
を持つ。すなわち１時間スイッチは回路の集積化による
小型化が容易であるのに対し。
望に十分応えていくのが非常に困難であるという問題点
を持つ。すなわち１時間スイッチは回路の集積化による
小型化が容易であるのに対し。
空間スイッチの小型化には低次群信号線の分配架への導
入の問題や、空間スイッチ自体が大きな物理的専有面積
を有しているため、装置の小型化や集線スペースの節減
は物理的な制約から不可能となる。
入の問題や、空間スイッチ自体が大きな物理的専有面積
を有しているため、装置の小型化や集線スペースの節減
は物理的な制約から不可能となる。
〔問題点を解決するための手段゛〕
本発明によるＤＳＩインタフェース回路は、 ＤＳＩ信
号の受信側においては、２８本のＤＳＩ信号をスタッフ
同期化する回路と、これらスタッフ同期化された信号を
記憶する回路と、該記憶回路より読み出された信号を多
重化してＤＳ ３’信号として送出する回路とを備え、
ＤＳＩ信号の送信側においては。
号の受信側においては、２８本のＤＳＩ信号をスタッフ
同期化する回路と、これらスタッフ同期化された信号を
記憶する回路と、該記憶回路より読み出された信号を多
重化してＤＳ ３’信号として送出する回路とを備え、
ＤＳＩ信号の送信側においては。
受信したＤＳ ３’信号を多重分離する回路と、該多重
分離された信号を記憶する回路と、該記憶回路より読み
出された信号をデスタ、７同期化して２８本のＤＳ１信
号を送出する回路とを備えたことを特徴とする。
分離された信号を記憶する回路と、該記憶回路より読み
出された信号をデスタ、７同期化して２８本のＤＳ１信
号を送出する回路とを備えたことを特徴とする。
本発明においては、北米系ディジタルハイアラキのＤＳ
Ｉ信号複数本を時分割スイッチを用いることによって回
線交換を行う場合、受信側ではこれらのＤＳＩ信号を２
８本毎にまとめ、各ＤＳＩ信号にスタッフ挿入を行い相
互のＤＳＩの同期をとシ、１スタッフフレームを構成し
た後、この新たなりＳＩ信号２８本を装置内部で発生さ
せた自身の高次群クロックを用いて１スタ、フフレーム
長単位に直列に配列して多重化し、一方送信側では上記
とは逆の操作である多重分離化を行うと共にデスタッフ
同期化を行い１時分割スイッチを行うための前準備、及
び後処理を行う。
Ｉ信号複数本を時分割スイッチを用いることによって回
線交換を行う場合、受信側ではこれらのＤＳＩ信号を２
８本毎にまとめ、各ＤＳＩ信号にスタッフ挿入を行い相
互のＤＳＩの同期をとシ、１スタッフフレームを構成し
た後、この新たなりＳＩ信号２８本を装置内部で発生さ
せた自身の高次群クロックを用いて１スタ、フフレーム
長単位に直列に配列して多重化し、一方送信側では上記
とは逆の操作である多重分離化を行うと共にデスタッフ
同期化を行い１時分割スイッチを行うための前準備、及
び後処理を行う。
第１図は本発明の一実施例を示す図である。受信側につ
いて言えば、■は直列多重化しようとする北米１次群Ｄ
ＳＩ信号であシ、２８本が１つの単位として取扱われる
。１０はＤＳＩスタッフ同期回路で、Ｍ１３’多重化回
路３０より供給されるクロックであってＤＳＩ信号１の
ピットレートよりも高いピットレートのクロ、り７を用
いて、入力された全てのＤＳＩ信号工をスタッフ同期゛
化方式を用いて同期する。ＤＳＩスタッフ同期回路ｌＯ
から出力された新たなりＳＬ信号２は、メモリ回路２０
で記憶された後、Ｍ１３’多重化回路３０より供給され
るクロック７によってΦ１から≠２８のＤＳＩ信号がｎ
ピットパス線３を通して順番に読み出される。このとき
のフレーム構成、すなわち１スタツフフレ一ム長単位を
基準にして２８本のＤＳ１信号を直列に配列したＤＳ３
’信号の一例を第２図に示す。
いて言えば、■は直列多重化しようとする北米１次群Ｄ
ＳＩ信号であシ、２８本が１つの単位として取扱われる
。１０はＤＳＩスタッフ同期回路で、Ｍ１３’多重化回
路３０より供給されるクロックであってＤＳＩ信号１の
ピットレートよりも高いピットレートのクロ、り７を用
いて、入力された全てのＤＳＩ信号工をスタッフ同期゛
化方式を用いて同期する。ＤＳＩスタッフ同期回路ｌＯ
から出力された新たなりＳＬ信号２は、メモリ回路２０
で記憶された後、Ｍ１３’多重化回路３０より供給され
るクロック７によってΦ１から≠２８のＤＳＩ信号がｎ
ピットパス線３を通して順番に読み出される。このとき
のフレーム構成、すなわち１スタツフフレ一ム長単位を
基準にして２８本のＤＳ１信号を直列に配列したＤＳ３
’信号の一例を第２図に示す。
第２図において１例えばサブフレーム１には信号ＤＳ
１−１のデータが、サブフレーム２には信号ＤＳ １−
２のデータが挿入され、以下同様にして。
１−１のデータが、サブフレーム２には信号ＤＳ １−
２のデータが挿入され、以下同様にして。
２８サブフレームで２８本のＤＳＩ信号のデータが１フ
レームにスタッフ同期多重化される。すなわち、第１図
においてｎビ、トパス線３を通して送られた信号はＭ１
３／多重化回路３０によって各ＤＳ１単位にスタッフ同
期され、ＩＤ５Ｉ信号ごとに１スタツフフレ一ム長単位
に直列に２８本のデータが配列されてＤＳ３’信号とし
て線路４に送出される。
レームにスタッフ同期多重化される。すなわち、第１図
においてｎビ、トパス線３を通して送られた信号はＭ１
３／多重化回路３０によって各ＤＳ１単位にスタッフ同
期され、ＩＤ５Ｉ信号ごとに１スタツフフレ一ム長単位
に直列に２８本のデータが配列されてＤＳ３’信号とし
て線路４に送出される。
また、同期化クロ、りであるＤＳ３’クロック５は他の
インタフェース回路と同期化するため、共通のクロック
源（図示せず）から供給される。
インタフェース回路と同期化するため、共通のクロック
源（図示せず）から供給される。
なお、送信側、すなわちＤＳＩ信号１の送出回路は上記
と逆の回路、すなわちＭ１３′多重分離回路３０′、メ
モリ回路２０′、デスタッフ同期回路１０’とから成、
？、ＤＳ３’信号を受信して上記とは逆の操、作で２８
本のＤＳＩ信号を送出する。
と逆の回路、すなわちＭ１３′多重分離回路３０′、メ
モリ回路２０′、デスタッフ同期回路１０’とから成、
？、ＤＳ３’信号を受信して上記とは逆の操、作で２８
本のＤＳＩ信号を送出する。
以上説明したように２本発明は入力されたＤＳ １信号
の各々を、同一のクロックを用いてスタッフフレームと
して組み直し、す１から≠２８までのＤＳＩデータを１
スタツフフレ一ム長単位に直列に配列してＤＳ ３’信
号に変換する。すなわち９時分割スイッチの中に入力さ
れた複数本のＤＳ３’信号が整然と並べられたＤＳＩ信
号を含んでいることにより、容易にＤＳＩ単位でのクロ
スコネクトが可能となる。これはＤＳ３’信号からＤＳ
Ｉ信号の変換についても同様であり、従って装置規模が
小さく、集線規模の大幅な小型化が行えるという効果が
ある。
の各々を、同一のクロックを用いてスタッフフレームと
して組み直し、す１から≠２８までのＤＳＩデータを１
スタツフフレ一ム長単位に直列に配列してＤＳ ３’信
号に変換する。すなわち９時分割スイッチの中に入力さ
れた複数本のＤＳ３’信号が整然と並べられたＤＳＩ信
号を含んでいることにより、容易にＤＳＩ単位でのクロ
スコネクトが可能となる。これはＤＳ３’信号からＤＳ
Ｉ信号の変換についても同様であり、従って装置規模が
小さく、集線規模の大幅な小型化が行えるという効果が
ある。
第１図は本発明の一実施例のブロック図、第２図は本発
明によりＤＳ１信号２８本をスタッフ同期多重化する場
合のＤＳ３’信号のフレーム構成を示した図。
明によりＤＳ１信号２８本をスタッフ同期多重化する場
合のＤＳ３’信号のフレーム構成を示した図。
Claims (1)
- １、ＤＳ１信号の受信側においては、２８本のＤＳ１信
号をスタッフ同期化する回路と、これらスタッフ同期化
された信号を記憶する回路と、該記憶回路より読み出さ
れた信号を多重化してＤＳ３′信号として送出する回路
とを備え、ＤＳ１信号の送信側においては、受信したＤ
Ｓ３′信号を多重分離する回路と、該多重分離された信
号を記憶する回路と、該記憶回路より読み出された信号
をデスタッフ同期化して２８本のＤＳ１信号を送出する
回路とを備えたことを特徴とするディジタルクロスコネ
クト用ＤＳ１インタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928387A JPH01101747A (ja) | 1987-10-14 | 1987-10-14 | ディジタルクロスコネクト用ｄｓｉインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928387A JPH01101747A (ja) | 1987-10-14 | 1987-10-14 | ディジタルクロスコネクト用ｄｓｉインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101747A true JPH01101747A (ja) | 1989-04-19 |
Family
ID=17331937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25928387A Pending JPH01101747A (ja) | 1987-10-14 | 1987-10-14 | ディジタルクロスコネクト用ｄｓｉインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144297A (en) * | 1990-01-09 | 1992-09-01 | Fujitsu Limited | Digital cross connection apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558077A (en) * | 1978-07-03 | 1980-01-21 | Mitsubishi Electric Corp | Semiconductor |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| JPS61233634A (ja) * | 1985-04-09 | 1986-10-17 | Idemitsu Petrochem Co Ltd | ５−ビニル−２−ノルボルネンの製造方法 |
-
1987
- 1987-10-14 JP JP25928387A patent/JPH01101747A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558077A (en) * | 1978-07-03 | 1980-01-21 | Mitsubishi Electric Corp | Semiconductor |
| JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
| JPS61233634A (ja) * | 1985-04-09 | 1986-10-17 | Idemitsu Petrochem Co Ltd | ５−ビニル−２−ノルボルネンの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144297A (en) * | 1990-01-09 | 1992-09-01 | Fujitsu Limited | Digital cross connection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263418B1 (en) | Cross-connection network using time switch | |
| JP3216886B2 (ja) | ディジタル交差接続及び追加／除去マルチプレキシング装置 | |
| US4893306A (en) | Method and apparatus for multiplexing circuit and packet traffic | |
| US5757806A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
| US7301941B2 (en) | Multistage digital cross connect with synchronized configuration switching | |
| US6870838B2 (en) | Multistage digital cross connect with integral frame timing | |
| JPH01151395A (ja) | 電気通信ディジタル交換方法及びその変換機 | |
| JPH08237215A (ja) | アド・ドロップ・マルチプレクス装置 | |
| CA2347574C (en) | Rearrangement of data streams | |
| US7260092B2 (en) | Time slot interchanger | |
| US7120169B2 (en) | Network device and method for delay compensation of data packets | |
| US5144620A (en) | Cross-connection network using time switch | |
| JPH0113663B2 (ja) | ||
| EP0638223B1 (en) | A method and a cross-connection architecture for error-free change-over of a cross-connection matrix | |
| JPS63287128A (ja) | ディジタル・クロスコネクト用ｄｓ３インタ−フェ−ス回路 | |
| JPS63287294A (ja) | 回線・パケット複合スイッチ方式 | |
| JPH06105894B2 (ja) | ディジタルクロスコネクトの内部フレ−ム構成方法 | |
| JP2978614B2 (ja) | 同期多重交換回路 | |
| JPH06177848A (ja) | クロスコネクト装置 | |
| JPS6387832A (ja) | デイジタル伝送用クロスコネクト方式 | |
| JP2016042644A (ja) | 分離装置及び多重装置 | |
| JPS6257331A (ja) | 同期多重変換装置 | |
| EP1662719A1 (en) | Distributed-matrix cross-connector for synchronous networks | |
| JPS63214033A (ja) | 回線接続方式 | |
| GB2204764A (en) | Time division multiplex data system |