JPS6257331A - 同期多重変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割交換機や各種データ信号源からのディジ
タル信号を経済的かつ効率的に伝送路へ送出し、または
その逆を行なう同期多重変換装置に関するものである。

（従来の技術） 従来、このような分野の技術としては、寺西他著「ディ
ジタル網の伝送施設設計」（（社）電気通信協会、　ｐ
　１８１〜１８８）や、中温　他著「市外系ディジタル
同期端局方式」　（日本電信電話公社施設局線「施設」
第３３巻第１１号、Ｐ９５〜１０６）に記載されている
ものがある。以下、これらに従って説明する。

ディジタル伝送路網においては、従来、アナ【コグ伝送
路網において実施されていた配分架による空間的回線設
定に代って、ディジタル多重レベル上のタイムスロット
入替により時間的に回線設定を行なうことが可能となり
、前記文献に開示されるような同期多重変換装置が実用
に供されでいる。

同期多重変換装置は、１．５４４Ｍ　ｂ　／　ｓ　、又
は６、３１２Ｍ　ｂ　／　ｓのディジタル伝送路を終端
し、６チヤネル（回線設定単位）単位の回線設定を行な
い、同単位にて回線終端され、８．１９２Ｍ　ｂ　／　
ｓ、又は２．０４８Ｍｂ／ｓの局内インタフェースによ
りディジタル交換機、又は各種信号源に接続される。

同期多１変換装置の回線設定機能は、データ列の時間お
よび空間のタイムスロット占有位置を入替える回線設定
回路（ＴＳ　Ｉ　：　Ｔｉｍｅ　５ｌｏｔ　Ｔ　ｎｔ−
ｅｒｃｈａｎｇｅｒ　）により実現され、このタイムス
ロット入替え順序を外部より制御できる構成とすること
により半固定時間スイッチが実現される。

同期多重変換装置が収容するディジタル伝送路は、１．
５４４Ｍ　ｂ　／　ｓ　１次群伝送路、および６．３１
２Ｍｂ／３２次群伝送路であり、各伝送路インタフェー
スのチャネル容量は６４Ｋ　ｂ　／　ｓの電話チャネル
換惇にてそれぞれ２４チヤネル、９６チヤネルである。

一方、交換機とのインタフェースは２．０４８Ｍｂ／Ｓ
、又は８．１９２Ｍ　ｂ　／　ｓの局内インタフェース
により行なわれ、各局内インタフェースのチャネル容量
はそれぞれ３０チヤネル、１２０チヤネルとなっている
。

こうした伝送路および局内のインタフェース条件により
、同期多重変換装置においては、前述した伝送路終端機
能、回線設定機能、回線終端機能、局内インタフェース
機能に加えて、各インタフェースの信号速度、チャネル
容量の変換を行なう多重変換機能が必要である。

次に、従来の同期多重変換装置について説明する。以降
、説明の繁雑化を防ぐために、伝送路インタフェースを
６．３１２Ｍ　ｂ　／　ｓ　２次群インタフェース、局
内インタフェースを８．１９２Ｍ　ｂ　／　ｓ局内イン
タフェースにしぼることとするが、本発明の適用は、他
の伝送路インタフェース、局内インタフェースが収容さ
れている場合にも同様に可能であることはいうまでもな
い。

第２図は従来の同期多重交換装置の構成を示すもので、
大きく分けて、基本装置（基本架）１と接続装置（接続
架）２との２種類の装置で構成されている。基本装置１
は、第３図に示すように同期多重変換装置に要求される
機能を実行する部分、即ち、２次群伝送路（６，３１２
Ｍｂ／’３）の伝送路終端機能部３、複数の情報源から
の信号を多重または逆動作の分離を行なう多重変換機能
部４、複数の情報源からの信号とそれらが目的とする対
地への接続を行なう回線設定機能部５、回線単位の各種
警報を検出および各情報源に対し回線の状態通知を行な
う回線終端機能部６、およびディジタル交換機等の信号
源に接続づ゛るための局内インタフェース機能部７等を
有している。

この基本装置１の１架当たりの回線収容数は６４Ｋｂ／
ｓの電話チャネル換算で９６０チＶネルであり、収容伝
送路数に換算すると２次群伝送路（６，３１２Ｍ　ｂ　
／　ｓ　）で１０本であり、局内インタフェース数は８
．１９２Ｍ　ｂ　／　ｓインタフェースで８本（１本当
たり１？０ヂヤネル収容可能〉である。

しかしながら、同期多重変換装置に収容する回線が９６
０チヤネル以上である場合は複数の基本装置１に収容さ
れるが、回線の完全線群化を図るために複数の基本装置
１間にまたがって回線の接続を行なう必要がある。従っ
て、基本架Ｎ１では接続装置インタフェース機能部８を
有し、接続装置２を介して複数の基本装置１間の渡り接
続を行っている。この接続装置２は８架の基本装置１を
接続することが可能で、９６０チヤネルｘ　８＝　７６
８０チヤネルの完全線群を構成できる。

なお、１架の基本装置１および接続装置２は、共に標準
きよう体鉄架（５２０＋＋＋ａ＋　（Ｗ）　ｘ２７５０
ｍｍ（Ｈ）　Ｘ　２２５（Ｄ＞　）で構成されている。

（発明が解決しようとする問題点） しかしながら、前記構成の装置では、基本装置１の１架
当たりの回線収容数が最大９６０チヤネルと小さく、９
６０チャネル以上の回線を有する局では接続装置を含め
たＴ−８−Ｔ構成を採る必要があり、装置構成上、ハー
ド量の増大、消費電力の増大、占有フロアスペースの増
大等が避けられなかった。例えば、１９２０チヤネルの
回線を収容するためには２架の基本装置１と１架の接続
装置２の合計３架必要であり、３８４０チヤネルの回線
を収容するためには合計５架必要となった。また、Ｔ−
３−Ｔ構成であるために回線の接続遅延時間が大きくな
るという問題点があった。

本発明は前述したハード量増大、占有フロアスペース増
大等の問題点を除去し、人容ａ回線が収容可能で、接続
遅延時間が小さく、更に装置構成もフレキシブルに構成
できる同期多重変換装置を提供することを目的とづる。

（問題点を解決するための手段） 本発明では前記問題点を解決でるため、ディジタル多重
信号の回線終端および回線設定を行なう同期多重変換装
置において、ディジタル伝送路を終端する伝送路終端機
能および複数の情報源からの信号を多重または逆動作の
分離を行なう多重変換機能を備えた伝送路終端部と、複
数の情報源からの信号とそれらが目的とＪる対地への接
続を行なう回線設定機能を備えた回線設定部と、回線単
位の各種警報を検出並びに各情報源に対し回線の状態通
知を行なう回線終端機能およびディジタル交換機等の信
号源に接続するための局内インタフェース機能を備えた
回線終端部とを有し、前記各部はディジタルシステム実
装方式によりユニット（ブロック）化し、前記伝送路終
端機能、回線終端機能並びに局内インタフェース機能を
実行する回路は１回路／１基板で構成し、さらに前記回
線設定部は並列展開形式の１１段スイッチで構成した。

（作用） 本発明によれば、いずれもディジタルシステム実装方式
により構成した伝送路終端部、回線設定部および回線終
端部の３つの部分よりなるため、基板分割による分割損
が少なくなり、また、規模の大きい伝送路終端機能、回
線終端機能並びに局内インタフェース機能を実行する回
路を１回路／１基板化したため、ハードウェア母が減少
し、さらに回線設定部を並列展開形式の１１段スイッチ
で構成したため、低速で消費電力の少ないメモリが使用
可能となる。

（実施例） 第１図は本発明の同期多重変換装置の一実施例を示すブ
ロック図であって、ディジタルシステム実装架（片面配
四架５２０ｍ１ｌ　（Ｗ　）　Ｘ　２７５０ｍＩｎ　（
）Ｉ　）ｘ　４５０ｎ＋ａ＋（Ｄ）　）　１架で収容回
線数３８４０チヤネルの同期多重変換装置を構成する。

装置構成は同期多重変換装置の機能を大きく３つの区分
、即ち伝送路終端部９、回線設定部１０、回線終端部１
１に分割しており、それぞれ実装容量は１架の約１／３
程度を占めている。

伝送路終端部９は、５個の伝送路終端ユニット１２−１
〜１２−５から構成され、各ユニットで８本の伝送路が
終端でき、５個のユニットで４０本の２次群伝送路が終
端できることになる。

この伝送路終端ユニット１２−１〜１２−５の１回路は
１基板（２８０＋ｎ＋＋＋　（Ｗ　）　ｘ　２００ｎ＋
ｎ＋　（Ｈ＞　）に収められ、フレーム同期回路、伝送
路遅延変動吸収回路、速度変換回路等がＬＳＩ化および
ファームウェア化されている。

同様に回線終端部１１は、４個の回線終端ユニット１３
−１〜１３−４から構成され、各ユニットでは１２０ヂ
ヤネルＸ８＝９６０チヤネルの回線が終端でき、４ユニ
ツトで８Ｘ４＝３２本の８Ｍ局内インタフェースとして
交換機およびその他の信号源とインタフェースできる。

この回線終端ユニット１３−１〜１３−４の１回路（１
２０チヤネルの回線終端）は、１基板（２８０ｍｍ　（
Ｗ）　Ｘ　２００ｍｍ（Ｈ））に収められ、ハンドリン
ググループ（ＨＧ　）単位（６チヤネル単位）の回線終
端回路、８Ｍ局内インタフェース回路、フレーム同期回
路、遅延吸収回路等がＬＳＩ化およびファームウェア化
されている。

回線設定部１０は、２個の回線設定ユニット１４−１．
１４−２から構成され、それぞれ伝送路に対しＲ方向（
受信方向）、Ｓ方向（送信方向）に使用される。各ユニ
ットは３８４０チ１ノネル＋９６０ヂャネル分の回線設
定（ＴＳ　Ｉ　）　ＩＩ能を並列展開形式の１１段スイ
ッチで構成している。

また、完全線群回線容量が３８４０ブヤネルでは小ざい
場合に回線設定機能を拡張するため、接続装置インタフ
ェース部１５−１．１５−２をそれぞれＲ方向、Ｓ方向
に有し、それぞれ３８４０チヤネル＋９６０チヤネルの
うちの任意の９６０チヤネルが前述した接続装置２とイ
ンタフェースできる。

この接続装置２とのインタフェース条件は論理的、物理
的に交換機等の各種信号源とのインタフェース条件に合
わし、後述する様々な適用形態を可能としている。

第４図に伝送路終端ユニット１２−１〜１２−５のうち
の１ユニツトの基板構成を示す。１ユニツトは伝送路イ
ンタフェース盤１６を＃１〜＃８までの８枚有し、各基
板は伝送路終端機能を有し、２次群伝送路信号１７を８
Ｍｂ／ｓシリアル信号１８に変換し、伝送路終端共通盤
１９に送っている。伝送路終端共通盤１９においては、
８枚の伝送路インタフェース盤１６から送られてくる８
Ｍｂ／ｓシリアル信号に対し、シリアル／パラレル変換
を行ない、オクテツトパラレル信号として回線設定部１
０へ送っている。

従って、伝送路終端ユニット１２−１〜１２−５の１ユ
ニツトでは９６チヤネル（２次群伝送路回線容５１）ｘ
８＝７６８チャネルの回線を終端することになる。また
、各ユニット単位に設けられた電源２０によりユニット
内に必要な電源を供給する構成になっている。

第５図はＲ方向の回線設定ユニット１４−１における並
列展開形式の１１段スイッチ構成を示す。

Ｒ方向ユニットは、回線設定を行なうメモリ部としてデ
ータメモリ盤２１を＃１〜＃６までの６枚有し、それぞ
れ３８４０チヤネル＋９６０チヤネル分の信号を蓄わえ
られるメモリを備えている。

伝送路終端部９から送られてくる７６８チヤネルのオク
テツトパラレル信号２２−１〜２２−５と、接続装置イ
ンタフェース部１５−１より送られてくる９６０チヤネ
ルのオクテツトパラレル信号２３とが６枚のデータメモ
リ５ＩｌＩ２１にパラレルに分配され、各データメモリ
！ｌＩ２１では３８４０チ１１ネル＋９６０チヤネルの
信号を全てシーケンシャルに書込む。

データメモリ盤２１のメモリからの読出し信号は、読出
し制御情報２４に従い、任意の９６０チヤネルの信号を
ランダムに読出し、入力と同様な出力オクテットパラレ
ル信号２５−１〜２５−４として回線終端部１１の１ユ
ニツトへ送られる。読出し制御情報２４は各データメモ
リ盤２１に対し個別情報となっている。従って、各デー
タメモリ盤２１が３８４０チヤネル＋〇６０チ１？ネル
の信号のうち、任意の９６０チヤネルを読出すため、５
枚のデータメモリ盤２１で３８４０ヂヤネル＋９６０チ
ヤネルの完全線群化が実現できる。

データメモリ盤２１のうちの４枚の出力はそれぞれ回線
終端部１１へ、また、１枚の出力は接続装置インタフェ
ース部１５−１へ送られる。６枚目のデータメモリ盤は
予備であり、障害データメモリ盤を自動的に切替られる
構成もとれる。

前記説明はＲ方向の回線設定ユニット１４−１について
であるが、Ｓ方向の回線設定ユニット１４−２について
も同様であり、また、両者とも予備を含めデータメモリ
盤を７枚で構成できることは容易に類推できる。

但し、データメモリ盤から読出されるチャネル数は、伝
送路終端部９とインタフェースするものについてはそれ
ぞれ１６８ヂヤネルであり、接続装置インタフェース部
１４−１．１４−２へのそれは９６０チヤネルである。

また、伝送路から受けた信号を局落ちしないで別の伝送
路へ送出する接続回線構成も、第１図に示すＪ：うにＲ
方向回線設定ユニット１４−１からＳ方向回線設定ユニ
ット１４−２への接続線２６を設けることで容易に実現
できる。これはＲ方向回線設定ユニット１４−１で回線
終端部１１へ送出する信号（４本の８Ｍｂ／ｓオクテツ
トパラレル信号２５−１〜２５−４）を分岐し、新たな
データメモリ盤に全て書込み、Ｒ方向、Ｓ方向信号列で
必要な遅延を与え、Ｓ方向回線設定ユニット１４−２に
送ればよい。このような技術は当業者であれば容易に類
推できるものである。

更にこの回線設定ユニット１４−１．１４−２は同一の
筐体、バックワイヤリングボード、電源等が使用できる
構成となる。

回線設定機能拡張用の接続装置インタフェース部（ユニ
ット＞１５−１．１５−２は、前述の回線終端ユニット
１３−１〜１３−４と全く同じに構成でき、各ユニット
１５−１．１５−２から８Ｍｂ／ｓ局内インタフェース
信号が８本人出力され、９６０チヤネルの信号が接続装
置と授受される。

これらのユニットは伝送路終端ユニット１２−１〜１２
−５、回線終端ユニット１３−１〜１３−４、接続装置
インタフェースユニット１５−１゜１５−２が約２００
１１１１１　（Ｗ　）　Ｘ　２００ｆｉｌｌｌ　（Ｈ）
Ｘ　３ＧＧｍｍ　（Ｄ　）の筐体で、回線終端ユニット
１４−１゜１４−２が約４００ｉ＋ｍ　（Ｗ　）　ｘ　
２０Ｇｍｍ　（Ｈ）　ｘ　３ＧＯｎ＋ｍ　（Ｄ　）の筐
体で実現でき、１架に実装可能である。

また、以上説明した各ユニット間の接続は１３対のコネ
クター付き平衡対ケーブルで行なわれ、伝送路終端ユニ
ット１２−１〜１２−５、回線終端ユニット１３−１〜
１３−４、接続装置インタフェースユニット１５−１．
１５−２ともに、Ｒ方向、Ｓ方向の２本でそれぞれ回線
設定ユニット１４−１．１４−２と架裏面にて接続され
る。

第６図は・回線終端ユニット１３−１〜１３−４のうち
の１ユニツトの基板構成を示す。１ユニツトは前記伝送
路終端共通盤１９とほぼ同様な回線終端共通盤２７と、
前記伝送路インタフェース盤１６とほぼ同様な回線終端
機能と局内インタフェース機能を備えた局内インタフェ
ース盤を＃１〜＃８までの８枚有している。前記回線設
定部１０において、３８４０チャネル→−９６０チヤネ
ルのうち、任意の９６０チヤネルがタイムスロット変換
され、８Ｍｂ／ｓのオクテツトパラレル信号２９として
回線終端共通盤２７に送られると、該回線終端共通盤２
７ではこれを８本の８Ｍｂ／ｓシリアル信号３０に変換
して各局内インタフェース盤２８に分配する。各局内イ
ンタフェース１２８では、前記８Ｍｂ／ｓシリアル信号
を回線終端機能部にて信号処理をした後、局内インタフ
ェース機能部を介して交換機等の信号源へ送出する。

従って、回線終端ユニット１３−１〜１３−４のうちの
１ユニツトでは、１２０チヤネル（８Ｍｂ／Ｓ局内イン
タフェース回線容量）Ｘ８＝９６０チヤネルの回線を終
端することになる。また、伝送路終端ユニットと同様、
各ユニット単位に電源３１が設けられ、ユニット内に必
要な電源が供給されている。更に各種基板間信号を適度
に配列すれば、伝送路終端ユニットと回線終端ユニット
は同一の筐体、バックワイヤリングボード、電源等が使
用できる構成となり、挿入する基板の機能によってそれ
ぞれのユニットとなる。

前記実施例によれば、ディジタルシステム実装架１架に
て約４０００チヤネルの回線の収容、および処理が可能
で、局舎内のフロアスペースを有効に使用することがで
きる。また、回線規模の大きい部分のＬＳＩ化とファー
ムウェア化により消費電力の低減と信頼性の向上が図れ
る。

また、回線設定機能部として大容量回線を低速ビットレ
ートで処理可能な並列展開形式の１１段スイッチ構成と
することで、低速のメモリ（例えば０ＭＯ８）が使用で
きること、およびＴＳＳＩ機能を保証するためのダブル
バッファ形式のメモリ構成を直列ダブルバッファ形式と
することで、接続遅延が少なく、ハードウェア邑の少な
い装置を構成でき、しかも、機能単位にユニット分割さ
れた各機能部の構成゛と並列展開形式の１１段スイッチ
構成との親和性により装置構成を簡潔なものにすること
ができ、同時に増設性、拡張性を良くすることができる
。

しかも、重要機能部（例えば、回線設定部のデータメモ
リ部）の冗長構成を（Ｎ＋１＞予備構成とすること、ユ
ニット単位に配備された分散形電源供給構成とすること
により、より信頼性を向上させることができる。

特に重要な点は回線数による適用性、増設性、拡張性で
あるが、この点について以下、説明する。

まず、３８４０ヂヤネル以下の回線に対しては基本装置
１架に収容可能であり、伝送路終端部は伝送路インタフ
ェース基板１牧単位（９Ｇチせネル）又は１ユニット単
位（７６８チヤネル）の増設、回線終端部は局内インタ
フェース基板１牧単位（１２０チヤネル）又は１ユニッ
ト単位（９６０チヤネル）の増設、回Ｉ５！設定部はデ
ータメモリ基板１枚重位（９６０チヤネル）の増設が可
能である。

また、１６８０チヤネル以下の回線に対しては２架の基
本装置に収容することになるが、架間の渡り回線が少な
い場合（９６０チヤネル以下）は、第１図に示す装置全
体を示ず基本架（装置）３２を２架、第７図に示すよう
に接続装置インタフェース部（図示せず）を介して接続
可能である。

複数架間にわたる渡り回線が多い場合は基本装置の構成
を第８図に示すようにできる。これは回線終端ユニット
３３の回線設定ユニット１４−１（又は１４−２）との
接続を接続インタフェースユニット１５−１（又は１５
−２）と同様にしたもので、１９２０ヂヤネルの落回線
と１９２０チヤネルの接続装置インタフェースを持つ装
置にすることができる。

（発明の効果） 以上説明したように本発明によれば、いずれもディジタ
ルシステム実装方式により構成した伝送路終端部、回線
設定部および回線終端部の３つの部分よりなるため、基
板分割による分割損が少なくなり、また、規模の大きい
伝送路終端機能、回線終端機能並びに局内インタフェー
ス機能を実行する回路を１回路／１基板化したため、ハ
ードウェア量が減少し、ざらに回線設定部を並列展開形
式の１１段スイッチで構成したため、低速で消費電力の
少ないメモリが使用でき、さらにまた機能単位にユニッ
ト分割された各機能部の構成と並列展開形式の１１段ス
イッチ構成との親和性により装置構成が簡潔なものにな
ると同時に増設性、拡張性が良くなり、従って、局舎内
の占有フロアスペースが少なく、低消費電力で信頼性に
優れた同期多重変換装置を提供することができる等の利
点がある。

【図面の簡単な説明】

第１図は本発明の同期多重変換装置の一実施例を示すブ
ロック図、第２図は従来の同期多重変換装置の構成を示
すブロック図、第３図は従来の基本装置の構成を示すブ
ロック図、第４図は本発明の伝送路終端ユニットの構成
を示すブロック図、第５図は回線設定ユニットの構成を
示すブロック図、第６図は回線終端ユニットの構成を示
すブロック図、第７図は本発明の基本装置の接続例を示
す図、第８図は本発明の装置の他の実施例を示でもので
ある。 ９・・・伝送路終端部、１０・・・回線設定部、１１・
・・回線終端部、１２−１〜１２−５・・・伝送路終端
ユニット、１３〜１〜１３−４・・・ＯＩＩ　ｎ　ｔｔ
ｉユニット、１４−１．１４−２・・・回線設定ユニッ
ト、１５−１．１５−２・・・接続装置インタフェース
ユニット（部）。 特許出願人　沖電気工業株式会社 日本電信電話株式会社

Claims (4)

【特許請求の範囲】
1. （１）ディジタル伝送路網の回線終端および回線設定を
   行なう同期多重変換装置において、 ディジタル伝送路を終端する伝送路終端機能および複数
   の情報源からの信号を多重または逆動作の分離を行なう
   多重変換機能を備えた伝送路終端部と、 複数の情報源からの信号とそれらが目的とする対地への
   接続を行なう回線設定機能を備えた回線設定部と、 回線単位の各種警報を検出並びに各情報源に対し回線の
   状態通知を行なう回線終端機能およびディジタル交換機
   等の信号源に接続するための局内インタフェース機能を
   備えた回線終端部とを有し、前記各部はディジタルシス
   テム実装方式によりユニット（ブロック）化し、 前記伝送路終端機能、回線終端機能並びに局内インタフ
   ェース機能を実行する回路は１回路／１基板で構成し、 さらに前記回線設定部は並列展開形式のＴ１段スイッチ
   で構成したことを特徴とする 同期多重変換装置。
2. （２）回線設定部のメモリ構成を直列形ダブルバッファ
   形式としたことを特徴とする特許請求の範囲第１項記載
   の同期多重変換装置。
3. （３）回線設定部のメモリ冗長構成を（Ｎ＋１）予備構
   成としたことを特徴とする特許請求の範囲第１項又は第
   ２項記載の同期多重変換装置。
4. （４）回線設定部に回線設定拡張機能を設けたことを特
   徴とする特許請求の範囲第１項乃至第３項いずれか一項
   記載の同期多重変換装置。