JPH01102952A - 半導体チップキャリヤー装置 - Google Patents

半導体チップキャリヤー装置

Info

Publication number
JPH01102952A
JPH01102952A JP62256144A JP25614487A JPH01102952A JP H01102952 A JPH01102952 A JP H01102952A JP 62256144 A JP62256144 A JP 62256144A JP 25614487 A JP25614487 A JP 25614487A JP H01102952 A JPH01102952 A JP H01102952A
Authority
JP
Japan
Prior art keywords
substrate
chip carrier
semiconductor chip
housing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62256144A
Other languages
English (en)
Other versions
JPH0834278B2 (ja
Inventor
Dimitry G Grabbe
ディミトリー　ジー　グラッベ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
AMP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMP Inc filed Critical AMP Inc
Publication of JPH01102952A publication Critical patent/JPH01102952A/ja
Publication of JPH0834278B2 publication Critical patent/JPH0834278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップキャリヤーシステム、特に色々の
温度並びに応力の環境下において外部回路に半導体チッ
プを確実に電気的に接続できる半導体チップキャリヤー
システムに関する。
（従来の技術とその問題点） 集積回路半導体チップは大きさが小さいことと脆い性質
を有するので通常集積回路チップキャリヤーに梱包され
ている。チップキャリヤーは通常集積回路を取付けたセ
ラミックその他の剛性絶縁材料からなる基板を包含し且
つ前記基板は前記チップの近くから該基板の周囲に延在
して拡大コンタクト域又はコンタクトパッドで終端され
る複数本のコンダクタ−を含んでいる。
しばしば、マルチチップキャリヤー基板はそれとその上
のチップを防護し且つ支持するフレーム又はハウジング
内に内包され、且つ前記基板を印刷回路盤またはその他
の外部回路に電気的に接続するためのコネクタを提供す
る。一般に、前記フレームまたはハウジングは複数本の
リードを含んでいる。前記各リードの一端は基板のコン
タクトパッドの１つに電気的に接続されるためハウジン
グの中に延び、且つ前記各リードの他端はハウジングが
延出して印刷回路盤のコンタクトに直接またはソケット
コネクタを通じて接続される。
従来、集積回路半導体チップキャリヤーシステムは集積
回路チップを取付けるセラミックその他の非可撓性材料
からなる剛性基板を包含するどとを特徴としている。る
前記剛性セラミック基板はその中に埋め込まれたコンダ
クタ−（多層コーファヤードセラミック基板）、また該
基板の表面に積層されたコンダクタ−（薄いかまたは厚
い膜のセラミック基板）を備えている。成る場合に、前
記コンダクタ−は基板の表面に均一に付むされた膜に含
まれた。チップから基板のコンダクタ−への電気的接続
並びに基板のコンダクタ−からハウジングリードへの電
気的接続は金やアルミニウムのボンドワイヤーによって
行われ、システムの各種部品の熱膨脹や収縮における変
化と物理的歪みを補償し、且つ半導体チップと基板の間
に接続を行う。しかしながら、このような接続は製作が
高価であり且つ完全に満足と（よ認められなかった。
また、従来の半導体チップキャリヤーシステムはハウジ
ングを密封するためにハウジングとそこを貫通するリー
ドとの間を密封するためガラスシールを含んだ大体剛性
のあるハウジング構造体を備えていた。また、このよう
なシステムはハウジング部品の温度膨張及び収縮の変化
とその他外部応力の結果として密封性を維持することの
困難性の故に、またこのような構造物が非常に高価であ
る故に、完全に満足ではなかった。
また、従来の多くの半導体マルチチップキャリヤーシス
テムは大きさを制限されてきた。特に、従来のセラミッ
ク基板の製造法は約２インチ×２インチ（５０，８ａｗ
Ｘ　５０．８■）以上の大きさの充分偏平な基板を作る
ことができなかった。これはファイヤリング作業中にセ
ラミックの寸法上の安定性を維持することが困難なこと
に基因している。
（問題点を解決するための手段） 本発明は使用が容易で低摩であり、且つ色々の温度と応
力の状態で１個以上の半導体チップを外部回路に確実に
相互接続できる集積回路半導体チップを提供する。本発
明のシステムはシステムのハウジングに介在する小さな
部分以外は殆んど仝体が非剛性で可撓性であるコンダク
タ−装置を含んでいる。本発明の好適な実施例はハウジ
ングと基板上の１個以上の半導体チ・ツブと、前記ハウ
ジングの１個以上の壁に支持される第１部分を有し且つ
基板に接続するためハウジングから内方へ延び且つ外部
回路へと外方へ延びる実質的に非剛性で柔軟な部分を有
する複数本の可撓性コンダクタ−装置を包含する。前記
可撓性コンダクタ−装置は数が１８００８ｉ類であ−り
また間隔が０．０１０インチ（０，０２５４ａｍ）程度
である。
基板上のチップ間の相互接続は厚い膜、薄い膜、コーフ
ァイヤード、プレーテッド　コンダクタ−のような中間
装置において作ることができる。また、相互接続を新ら
しい装置で作っても良く、その場合にチップとチップの
接続用ネットを少くとも１つの層に、成る場合には“マ
イクロストリップ”状又は“ストリップ−ライン１状に
配置した４５層のような多層に配置した薄い可撓性のコ
ンダクタ−を含む有機性材料で作る。すべての場合に相
互接続用ネットの集積回路に窓が設けられる。
相互接続用ネットは基板の全面に取付けられなくて、成
る点のみに取付けて、基板と相互接続用ネットを温度変
化の結果それぞれの膨張係数に応じてそれぞれ別々に膨
張又は収縮せしめる。これが一般に“バイ−メタル”効
果と称されているカップリングの有害な干渉を排除する
。このようにして本発明は従来さけることのできなかっ
たシステムの歪と応力を排除した電気的接続を行う。
好適な実施例において、前記半導体チップキャリヤーシ
ステムは１個又はそれ以上の周囲壁を貫いて延びる複数
個のリードを有する大体矩形のハウジングを包含する。
前記リードはハウジング璧に埋めた中央部分と、ハウジ
ングの外側に延びて外部回路に電気的に接続されるよう
になった外側の柔軟部分と、ハウジングの中１こ含まれ
るチップキャリヤー基板上のコンタクトパッドに電気的
に接続されるようになった内側の柔軟部分とを包含する
。チップキャリヤー基板は電気的に取付けられているチ
ップキャリヤーに配置された複数個の半導体チップを担
持するようになった例えばセラミックや金属のような剛
性材料で作る。チップキャリヤー基板はハウジングの壁
に固定されている。
なるべく薄く可撓性のあるプラスチック膜を含む電気接
続部材またはネットは、複数個のチップを電気的に相互
接続するため、並びに膜の周囲に置いたパッドをフレー
ムの内側リードに接続するため複数個の可撓性のコンダ
クタ−を含み且つ支持している。前記膜は成る点におい
て機械的に保持されて前記膜の基板に対する横方向の移
動を制限しているが、一般に基板の殆んど全域から取り
外されて前記膜と基板が互いに別々に撓み歪ませるよう
になっている。
前記リードはハウジングにより支持され且つチップキャ
リヤーのコンダクタ−は殆んど非剛性で柔軟であり且つ
温度変化及びその他のストレスにより生じたシステム部
品の変形を許すことができるので、リードと膜の可撓性
コンダクタ−の間及び基板端縁パッドとフレームリード
の間の中間のワイヤーボンド接続を省略することができ
る。本発明の多くの実施例において、リードは直接チッ
プキャリヤー基板のコンタクトパッドに接続することが
でき、且つチップのターミナル域はもっと効果的なテー
プ自動式接着法によりまた標準のワイヤーボンドにより
膜コンダクタ−に接続できる。
前記システムは集積回路を湿気から防護するため、また
チップの環境防護を提供するため防護用シェリー状コン
パウンドを部分的に満たした囲繞ハウジングを提供する
。前記ハウジングのチップキャリヤー基板の反対側は金
属その他の材料のカバーで閉ざされて構造上の防護を行
っている。
本発明において、チップキャリヤー基板の電気的相互接
続部材またはネットは実質的に剛性基板から分離できる
。したがって、特殊な応用分野に対し剛性基板の構造上
並びに温度特性を最高にし且つ同時にコンダクタ−の送
電線特性を最適化するようチップキャリヤーを設、計す
るに当り大なる融通性が得られる。例えば、本発明にお
いて剛性基板を特殊な応用分野に対し必要に応じ高熱伝
導性を有する金属その他の材料で作ることができる。
更に、電気接続部材をチップキャリヤー基板のチップ支
持基板から分離できるので、偏平でなく曲った表面を相
互接続用ネットに許容することができ、且つこのように
して基板をもつと大きな寸法、例えば６インチ×６イン
チ（１５，２１１１１Ｘ　１５．２ｃｍ）以上広く作る
ことができ。且つ単一のチップキャリヤー基板に多くの
半導体チップを収容することができる。また、コンダク
タ−を多層可撓性膜の中に含めることによって、チップ
に対し必要な電気接続を増大するため従来より以上にコ
ンダクタ−の密度を大きくすることができる。基板の毎
平方インチ当り６００以上のチャンネルが必要となる。
本発明の１つの実施例において、セラミック基板は集積
回路半導体チップを取付ける複数個のへこみを形成され
ている。このような構造であるから、チップのターミナ
ル域をチップキャリヤー基板のコンダクタ−に接続する
ため短いワイヤーやテープ自動式ボンディング法の使用
が可能となり、かくして電気抵抗とインダクタンスを減
少し且つシステムの信頼性を増大する。相互接続用ネッ
トにおける窓の中に延びたリードを設け、このようなリ
ードを直接シップに送ることができるように、相互接続
用ネットを形成し、ＴＡＢ　（テープ自動式ボンディン
グ）やワイヤーボンドの中間接続の必要性を無くす。本
発明の別の実施例において、前記チップキャリヤー基板
を金属で作ることができる。チップを基板上に一層正確
に位置決めするため該チップを該基板に形成したベデス
タイルに取付けることができる。
本発明において、個々の半導体チップを色々の工法によ
りチップキャリヤー基板に取付けることができる。例え
ば、チップを“フリップチップ２取付は構造及びモジュ
ールスプリング取付は構造を使用して基板に取付けるこ
とができるのでチップキャリヤーの設計に大きな融通性
を与える。このような取付法は誘電率１〜６を有し且つ
“アズファヤード”状態における５ミクロンインチ表面
仕上げ以上の良好な仕上げを有するセラミック基板を使
用して、基板上に支持された複数個のチップの間に必要
な相互接続用ネットワークを提供できる多数層の有機性
コンパウンドを支持することができる。
本発明のそれ以上の効果と詳細がここに提供した実施例
の詳細な説明に関連して以下詳しく述べられる。
（実　施　例） 第１図および第２図は本発明の半導体チップキャリーシ
ステムの好適実施例を示す。前記システムは全体的に参
照番号１０で示され且つハウジング１１を備えている。
該ハウジング１１は複数個の集積回路半導体チップ１３
を取付けたチップキャリヤー基板１２を収容している。
ハウジング１１はチップキャリヤー基板１２とその上の
チップ１３を防護し且つ支持し、且つチップキャリヤー
基板１２上のチップ１３を印刷回路盤１４のような外部
回路に電気的に接続する。
ハウジング１１は凡そ正方形または矩形の箱状構造体を
含み且つ側壁２１．２２．２３．２４とチップキャリヤ
ー基板１２が形成する頂壁とカバー板１７が形成する底
壁を有する周囲フレーム１５を含んでいる。組立てたと
き前記ハウジングの壁が第２図に示すよう密閉室１８を
形成する。フレーム１５は頑丈であるが幾分柔軟な塑造
性プラスチック（液状クリスタルポリマーが特に適して
いる）でなるべく作られ且つチップキャリヤー基板１２
とカバー板１７をそれぞれ収容するための上部へこみ２
６と下部へこみ２７を形成している。チップキャリヤー
基板１２は第２図において頂板を形成するように図示さ
れているが、チップキャリヤー基板１２とカバー板１７
を第３図に示すように逆にして、チップキャリヤー基板
１２が底壁を形成し且つカバー板１７が頂板を形成する
ようにしても良い。
あとで詳細に説明するチップキャリヤー基板１２は剛性
材料例えばセラミックのような偏平で比較的薄い板から
なる基板３０を含んでいる。複数個の集積回路半導体チ
ップ１３が当業者の熟知の方法で基板３０の表面３５に
取付けられている。しかしながら、後述するようにその
他の取付は構造を使用しても良い。
また、チップキャリヤー基板１２は複数個のチップ１３
を互に接続するため並びにキャリヤー基板１２の周囲の
近くに設けた複数個の接触パッド３２に接続するための
複数本のコンダクタ−３１（第１図）を備えている。当
業者が熟知しているように、コンダクタ−３１が基板３
０（多層のコーファヤードセラミック拭板）の中に埋め
込まれるか、または基板３０（薄いかまたは厚い膜状セ
ラミック基板）の表面３０に層状に造られる。セミコン
ダクターチップ１３のターミナル域はゴールドワイヤー
テープまたはテープ状ボンド３３によってコンダクタ−
３１に接続される。
複数本の導電性リード３６がフレーム１５によって支持
されている。リード３６はフレーム１５の周囲に殆んど
均一に隔置され且つ例えば銅合金のような可撓性金属で
作ったリボン状部材を備えている。
このようにして１８００本以上の多くのリードがＯ８旧
インチ（’０．２５４　Ｊｉｌｔ）の間隔で使用される
。第２図に示すように、リード３６はそれぞれフレーム
１５を貫通し且つ該フレームによフて支持される中央部
分３６ａと、ハウジング１１の中に延在する内側部分３
６ｂと、ハウジング１１の外に延在する外側部分３６Ｃ
とを備えている。リープ３６はなるべくリード中央部分
３６ａの周りにフレーム１５をモールドすることにより
該フレーム１５に固定される。
内側リード部分３６ｂはフレーム１５から内側に一定の
距離突出し且つ曲げられて、チップキャリヤー基板」２
上のコンタクトパッド３２に直接接続されるビームを形
成する。内側リード部分３６ｂの端部はパッド３２に接
触する場所が大体偏平となるように配置されている。外
側リード部分３６ｃはフレーム１５から外方に突出し且
つ印刷回路盤１４のコンタクトパッド３７（第２図参照
）に直接接続される形状となっている。第１図および第
２図の実施例において、外側リード部分８６ｃはＪ形で
あるるが、例えば第３図に示すような別の形状を使用す
るこもできる。
システム１０を組立てるため、半導体チップ１３を取付
は且つコンダクタ−３１を設けであるチップキャリヤー
基板１２がフレーム１５のへこみ２Ｂの中に配置されて
いる。つぎにチップキャリヤー基板１２がそれとたな２
８との間に施された適当な接着剤８８によってフレーム
１５に固定されている。
チップキャリヤー基板１２をフレーム１５に取付ける際
に、コンタクトパッド８２がリード３６の内側部分３６
ｂの端部に整列して接触させられる。つぎに各リード部
分３１３ｂの端部が加熱加圧接着法、半田付は法、蝋付
は法やその他の適当な方法で前述の整列したコンタクト
パッドに取付けられる。第２図に半田付は部３９を示す
。リード部分３６ｂは非剛性で柔軟性を有するので、中
間の接続部を使用しなくて、直接コンタクトパッド３２
に接続することができる。熱膨張並びに熱収縮または機
械的な応力によって発生したチップキャリヤー基板１２
またはハウジング１１の歪みや曲がりはリード部分３６
ｂの弾力性によって許容され、その結果信頼性の高い接
続がリード３６とコンタクトパッド３２の間に確保され
る。
組立てを一部分完成したハウジングをつぎに裏返えし且
つ室１８の一部分又は全部にコンパウンド例えばポリジ
メチルシロキシン（第２図に４０で示す）を注入して、
チップキャリヤー基板１２と半導体チップに対し湿気と
環境の防護を与える。つぎに、金属製またはその他の材
料で作ったカバー１７をフレーム１５のへこみ２７の中
に取付は且つカバー１７とたな２９の間に接骨剤４１を
施すことによって該へこみに接骨するかまたは機械的に
取付ける。
組立てたとき前記ハウジング１１はチップキャリヤー基
板１２と該基板上の傷つき易い半導体チップ１３を密閉
シールを施さずに確実に防護することができる完全囲繞
コンテーナーを包含する。リード３６は柔軟性があるの
で破かいや割れを発生ずに一定限曲げたり撓わませるこ
とができ、したがって熱応力と機械的応力のもとてハウ
ジングの形状を保つことができる。
組立作業に続いてシステム１０を使用のためまたは試験
のため印刷回路盤１４やその他の外部回路に接続する。
第２図に示すように、リード３６の外側部分３６ｃは印
刷回路盤１４のコンタクトパッド３７にのせられ、そこ
に導電性半田４３によって直接接続されて、チップキャ
リヤー基ｌＲ１２とその上の半導体チップ１３を印刷回
路盤に電気的に接続する。
、第３図は本発明の数種の実施例を示す。例えば第３図
においてリード５６は印刷回路盤１４のコンタクトパッ
ド３７に直接接続するためかもめの羽根の形状をした外
側部分５６ｃ（実線部分）を含んでいる。
リード５６の内側部分５８ｂは第１図及び第２図の実施
例の中より幾分長い距離ハウジング１１の中に延在して
該リード部分に大きな可撓性を与えるような形状をして
いる。第３図に点線で示すように、またリード５６は印
刷回路盤１４にソケット接続できるよう偏平な外側リー
ド部分５６ｄを設けることもできる。これらの例は説明
上のものであって、リード５Ｂの外側部分をこれら図示
の形状に限定しようとする考えはない。
第３図の実施例において、防護用コンパウンド４０とカ
バー１７を、半導体チップ１３のそれぞれを外部環境か
ら密閉するための分離状のキャップ６１ととりかえてい
る。キャップ６１はセラミックやその他の適当な材料で
作り且つ半導体チップ１３を完全に囲繞する形状にする
ことができる。キャップ６１はチップを囲繞して収容す
るようにチップキャリヤー１２ａの基板３０に接着され
て外部環境からチップを防護する。このようなキャップ
が使用されるとき、相互連結装置はキャップの下に延長
するコンダクタ一部分６２を含んでいる。この明細書の
中に参考のため含まれている米国特許第４．４２８．７
８９号に適当な密封用キャップが図示且つ説明されてお
り、これについて詳細に説明する必要がない。
第４Ａ図と第５Ａ図は本発明のチップキャリヤーシステ
ムに組入れることができる別のチップキャリヤー基板７
１のそれぞれ分解図及び組立断面図である。チップキャ
リヤー基板７１は表面７４（第５Ａ図）に複数個の半導
体チップ７３を取付けたセラミックやその他の材料から
なる剛性基板７２を包含する。チップキャリヤー基板７
１のために相互連結部材７Ｂが設けられている。相互連
結部材７６は半導体チップ７３を互に電気的に接続し且
つ該相互連結部材７Ｂの周囲近くに配置したコンタクト
パッド７８（第４Ａ図）に電気的に接続するための複数
本のコンダクタ−７７を提供する。相互連結部材７Ｂは
なるべく一層または複数層からなる薄い可撓性のプラス
チック膜またはシート７９を包含している。前記膜の表
面または該膜の内部にコンダクターフ７を備えるか、ま
たは表面と膜の内部の両方においてリード７７が窓８０
の中に延びている。
例えば、プラスチック膜７９は誘電率１〜３を有するポ
リアミド、テフロンその他の誘電性有機材料で作ること
ができ、且つ例えば第４Ｂ図に示すように高密度の誘電
体を提供するため多数層膜をなるべく包含する。第４Ｂ
図において、相互連結部材７Ｂは２枚の誘電性箔層８４
，８Ｂによって分離されている３枚の誘電層８１．８２
．８３を持った多層膜を包含する。誘電層８１．８２．
８３はそれぞれ複数本のコンダクタ−８７，８８，８９
（第４Ｂ図の面に垂直方向に延びるよう図示している）
を有する。
コンダクタ−８７，８８，８９は多くの半導体チップ７
３の間並びにチップ７３からコンタクトパッド７８に信
号を送るための信号搬送用コンダクタ−を包含する。箔
層８４はパワープレイン（ｐｏｗｅｒ　ｐｌａｎｅ）を
含み、且つ箔層８Ｂはグランドプレイン（ｇｒｏｕｎｄ
　ｐｌａｎｅ）を含むことができる。コンダクタ−担持
用の多層膜とその製造方法は当業者に公知であり且つ例
えば米国特許箱４．４８０．２８８号に説明されており
、ここに詳細に説明する必要がない。基本的に、前記コ
ンダクタ−は印刷技法とエツチング技法によって形成さ
れ且つ一緒に積層されて完全な膜を形成する。またその
代りに、スパッタ法と真空蒸着法とプラズマエツチング
法によって絶縁層や導電層を順番に蒸着する方法を使用
し、同様に半導体溶液に相互接続を行なったときに使用
する加算法と減算法の組合せを使用しても良い。
可撓性の相互接続部材７Ｂは約６〜２０ミル（０，１５
〜０．５０ｍ）の厚さを有し、且つ各誘電層は約３ミル
（０，０７５ａｍ）の厚さを有する。前記コンダクタ−
は例えば約ｏ、ｏｏｏｓ〜０．００２インチ（０，０１
２７〜０．０５Ｊｌｌ）の厚さとｏ、ｏｏｔ〜ｏ、ｏｏ
ａインチ（０，０２５〜０．０７５１１ｅｓ）の幅を有
し且つ前記箔層は約１ミル（０，０２５４＃）の厚さを
有する。膜の層の数とその大きさは勿論特定の使用に応
じて変えることができる。
特に第４Ａ図の実施例を参照すれば、相互接続部材７６
は複数個の孔８０を備え、該部材７８を基板７４上にの
せるときチップ７３が前記孔８０の中を貫通する。
可撓性膜７９を備え表面にコンダクタ−７７とコンタク
トパッド７８を有する相互接続部材７６が接着剤や任意
の適当な機械的取付装置によって第４Ａ図の数個所（例
えば４個所）　９１で基板７２の表面に取付けられてい
る。相互接続部材７Ｇはこのようにして保持されている
が、そうしなければ基板７２の表面の全域から外れて、
幾分該表面にゆるく　（張った状態でない）配置されて
いる。相互接続部材７Ｂを剛性のある基板に対し非常に
少数の個所で取付けているので、相互接続部材７Ｂが基
板７２に対し横方向に移動するのを抑制するが、コンダ
クタ−７７を自由に基板７２とチップ７３に対し撓わま
せ且つ変形させる。換言すれば、チップキャリヤー基質
７１において可撓性のコンダクタ−担持用相互接続部材
７Ｂは物理的に剛性基板７２から分離しており、基板７
２の歪みや曲りがコンダクタ−７７に影響せず且つチッ
プキャリヤー基板７１の電気的性能に干渉しない。相互
接続部材７Ｂとコンダクタ−７７は可撓性を有するので
、基板Ｔ２と膜の膨張係数に差が存在しても、チップキ
ャリヤー基板７１に電気的接続を確実に維持するように
充分に撓み且つ曲ることができる。
コンダクタ−担持用相互接続部材７Ｂと基板７２が物理
的に分離しているので、チップキャリヤー基板７１を設
計するに当り大きな融通性が存在する。
例えば、相互連結部材７Ｇはチップキャリヤーシステム
７１の送電線特性を最適化させるように設計することが
でき、且つ基板７２をチップキャリヤー７１の構造特性
と温度特性を最大限になるように設計することができる
。
第５Ａ図に示すように、各半導体チップ７３のターミナ
ル域はワイヤーボンド９３によって相互連結部材７Ｂの
導電性通路７７に電気的に接続することができ、且つ表
面膜７９に形成されている部材７Ｂ上のコンタクトパッ
ド７８（第４Ａ図）は第１図乃至第３図に示すようにリ
ード３６又はリード５Ｂの内側部分に直接取付ける。こ
のようにして、第１図の印刷凹路盤１４から第４Ａ図及
び第５Ａ図の半導体チップ７３に至る複数本の電気コン
ダクタ−の殆んど全長が可撓性の非剛性となるが、但し
ハウジングのフレーム内に含まれるリード３６．５８の
一部分３６ａ；５６ａのみは例外である。
第５Ｂ図及び第５Ｃ図は可撓性の相互接続部材を支持す
るチップキャリヤー基板の別の実施例を示す。
第５Ｂ図において、チップキャリヤー基板７１ｂは個々
の半導体チップ１０３を中に配置している複数個のへこ
み１０２を存するセラミック基板１０１を包含する。チ
ップ１０３は例えばチップ１０３とへこみ１０２の底部
との間に施された半田によって基板１０１に固定できる
。へこみ１０２の深さはなるべく半導体チップ１０３の
厚さよりも僅かに深い。第５Ｂ図の実施例において、チ
ップ１０３のターミナル域はもっと低置でもつと信頼性
のあるテープ自動式接着法により可撓性部材１０６のコ
ンダクタ−に接続できる。当業者が熟知しているように
、導電性バンプ１０７が相互接続ブリッジ１０８の導電
域とチップ１０３に接着されている。ブリッジ１０Ｂは
加熱加圧接着法すなわちＡｕ　Ｓｕ　　″ＥｕＬｅｃｔ
ｉｃ’接着法によって接着され、且つチップキャリヤー
のすべてのブリッジ１０８は当業者の熟知しているよう
に同時に接着することができる。また、第４Ａ図に示す
ようにリードがネット７６から窓８０に延び且つ上述の
方法と同じように直接チップチーミナル１０７に接着さ
れている。チップ１０３とコンダクタ−を相互接続部材
１０６上で整列させることにより、ワイヤーボンドによ
ってもまたテープ自動式接着法によっても、相互接続部
の長さは極限されて相互接続の抵抗を減少し且つ一層効
果的な導電通路を提供する。
上述のように、２つの非類似の材料を一緒に接着して温
度の変化を受けるとき、この２つの材料は異なった量膨
張する。このことはサンドイッチ接着を生じ、いわゆる
“パイメタリック効果”をもたらす。これはつぎに半導
体を圧縮して、例えばゲインやりニアリティの変化のよ
うな性能変化を生ずる。基板と連続用ネットを物理的に
分離しているので、チップキャリヤーシステムの設計に
大きな融通性を与える。
例えば、第５Ｃ図においてチップキャリヤー７１Ｃは金
属で作った基板ｌｌｌを有する。強力な熱伝達を必要と
する分野に金属基板が望ましい。第５Ｃ図に示すように
、金属基板は使用するとき、集積回路チップ１１３を取
付ける複数個のペデスタル１１２を形成している。この
ペデスタルは公知のパンチ成形法によって基板に形成し
、且つなるべくそれに取付けるチップと大体同一大きさ
である。
ペデスタル１１２はチップを簡単な方法で基板上に正確
に位置決めさせる。特に、ペデスタルの土石に半田成形
品を載せ、チップをこの半田の上に載せる。つぎに半田
を水素の存在のもとに加熱して半田を溶かす。チップが
半田の表面を浮遊し、表面張力によってチップをペデス
タル上で自動的に中心に位置決めし、半田が硬化したと
きにチップがペデスタル上に正しく配置され且つ半田付
けされるようにする。この方法によって複数個のチップ
が同時にそれぞれのペデスタル上に配置され且つ半田付
けされる。また、表面張力によって半田がペデスタルか
らこぼれるのを防止する。
半導体チップ１１３は？イヤボンド１１７やその他の連
結構造体例えばＴＡＢやＴＡＢ状装置によって可撓性膜
１１６の導電性通路に電気的に接続できる。
コンダクタ−とチップを基板から絶縁するために金属基
板の表面に非導電性すなわち絶縁性被膜１１８を施すこ
とが通常望ましい。この被膜は公知のスパッタリング法
によっても施すことができるテフロンやその他の材料で
作る。被膜１８はマイクロウェーブを使用するメタン・
水素法によりまたはアセトン法その他の方法によって付
着されるダイヤモンドの薄層である。ダイヤモンドは理
想的な熱の伝導体すなわちコンダクタ−である。ボンド
１１７の長さを縮小するため凡そペデスタル１１２のレ
ベルに達するまで基板から相互接続部材１１６を隔てる
ために非伝導性のスペーサ１１９を設けても良い。
本発明の好適な実施例について説明したけれども、本発
明はその他色々の形態を取ることができる。したがって
、本発明は特許請求の範囲によってのみ限定されると解
釈すべきである。
【図面の簡単な説明】
第１図は本発明の半導体チップキャリヤーシステムと該
システムを取付ける印刷回路盤の分解斜視図、第２図は
組立状態にある第１図のシステムの一部分の断面図、第
３図は本発明の半導体チップキャリヤーの別の実施例を
示す断面図、第４Ａ図は本発明の好適実施例のチップキ
ャリヤーシステムの分解斜視図、第４Ｂ図は第４Ａ図の
可撓性相互接続部材の拡大断面図、第５Ａ図は組立状態
にある第４Ａ図及び第４Ｂ図のチップキャリヤーの一部
分の断面図、第５Ｂ図と第５Ｃ図は本発明のチップキャ
リヤーの別の実施例を示す断面図である。 ＩＯ・・・半導体チップキャリヤーシステムｔｉ・・・
ハウジング １２・・・チップキャリヤー基板 １３・・・半導体チップ　″ １４・・・印刷回路盤　　　１５・・・フレーム１７・
・・カバー板　　　　２１．２２．２３．２４・・・側
壁２６・・・上部へこみ　　　２７・・・下部へこみ２
９・・・たな　　　　　　３０・・・基板３１・・・コ
ンダクタ−３２・・・コンタクトパッド３５・・・表面
　　　　　　３６・・・リード　　　　−３７・・・コ
ンタクトパッド ３６・・・接合剤　　　　　３９・・・半田付は部４０
・・・防護性コンパウンド ４１・・・接着剤　　　　　５６・・・リード６１・・
・キャップ ７１・・・チップキャリヤー基板 、７２・・・剛性基板　　　　７３・・・半導体チップ
７Ｂ・・・相互接続部材　　７７・・・コンダクタ−７
９・・・プラスチック膜　８０・・・窓８１．８２．８
３・・・誘電層　　８４．８６・・・誘電性箔層８７、
ｌ１８．８９・・・コンダクタ−１０２・・・へこみ　
　　　１０３・・・半導体チップ１０Ｂ・・・可撓性部
材　　１０７・・・チップ端子１０ｇ・・・ブリッジ　
　　ｌｌｌ・・・金属基板１１２・・・ヘテスタル　　
１１３・・・半導体チップ１１６・・・可撓性膜　　　
１１７・・・ワイヤーボンドｌ１８・・・被１１１＋　
　　　　　１１９・・・スペーサー１２２・・・基板　
　　　　１４１・・・半導体チップ１４２・・・基板　
　　　　１４３・・・スプリング部材１４５．１４６・
・・コンタクト板 １４９・・・圧カー板

Claims (10)

    【特許請求の範囲】
  1. （１）マルチブルチップキャリヤー基板（１２）に使用
    する半導体チップキャリヤーシステム（１０）において
    ；基板受入れ域（２６）を備えた第１主要面と第２主要
    面と該両面を連続する壁（２１、２２、２３、２４）と
    を有する大体矩形のハウジング（１１）と； 前記ハウジング（１１）の１個以上の壁（２１、２２、
    ２３、２４）を貫通して延びる複数本の電気ターミナル
    （３６）であって、前記壁に埋め込んだ中央部分（３６
    ａ）と前記ハウジング（１１）の外側を延びて外部回路
    に電気的に接続されるようになった外側の柔軟性部分（
    ３６ｃ）と前記マルチブルチップキャリヤー基板（１２
    ）の半導体チップ（１３）と電気的に係合したコンタク
    トパッド（３２）に電気的に接続されるようになってい
    る内側の柔軟部分（３６ｂ）とを有する前記電気ターミ
    ナル（３６）と； 前記基板（１２）が前記基板受入れ域（２６）に配置し
    且つここに固定され、前記基板（１２）がその上に複数
    個の半導体チップ（１３）を取付けていることと；前記
    半導体チップ（１３）を環境の害から保護するために設
    けたカバー装置（１７）と； 前記基板（１２）が温度変化に応じて膨張収縮するとき
    前記内側柔軟部分（３６ｂ）がそれに応じて移動し、か
    くして前記基板（１２）とターミナル（３６）の間に発
    生する有害な応力を排除することができるよう前記ター
    ミナル（３６）の内側柔軟部分（３６ｂ）が前記コンタ
    クトパッド（３２）に接続されていること；を包含する
    半導体チップキャリヤーシステム。
  2. （２）前記カバー装置（１７）が前記ハウジング（１２
    ）の第２主要面のカバー受入れ域（２７）に挿入されて
    固定されるカバー板（１７）を包含する特許請求の範囲
    第１項記載のシステム。
  3. （３）前記基板（１２）とカバー板（１７）との間に設
    けたへこみ（１８）が半導体チップ（１３）を環境の害
    と湿気から防護するための防護用密封材料を有する特許
    請求の範囲第２項記載のシステム。
  4. （４）前記カバー装置が各々の半導体チップ（１３）の
    上にのせられて密封される複数個のばらばらのカバー部
    材（６１）を包含する特許請求の範囲第１項記載のシス
    テム。
  5. （５）前記端子（３６）が前記基板（１２）のコンタク
    トパッドに直接付着されている特許請求の範囲第１項記
    載のシステム。
  6. （６）コンダクター（７７）を有する可撓性回路（７９
    ）が複数個所で基板（１２）に機械的に固定され、前記
    回路（７９）と基板（１２）に互いに独立して温度変化
    を受けさせ乍ら、基板（１２）に対する回路（７９）の
    横方向の移動を制限する特許請求の範囲第１項記載のシ
    ステム。
  7. （７）コンタクトパッド（７８）を可撓性回路（７９）
    のコンダクター（７７）の端部に設け、前記リード（３
    ６）の内側部分（３６ｂ）がコンタクトパッド（７９）
    に接触し且つ前記コンダクター（７７）をリード（３６
    ）に電気的に接続する特許請求の範囲第６項記載のシス
    テム。
  8. （８）前記基板（１２）がそれぞれの半導体チップ（１
    １３）を支持するための複数個のペデスタル（１１２）
    を有する金属基板（１１１）を包含する特許請求の範囲
    第６項記載のシステム。
  9. （９）前記金属基板（１１１）の表面に非導電性被膜（
    １１８）が設けられている特許請求の範囲第８項記載の
    システム。
  10. （１０）前記可撓性回路（１１６）が非導電性被膜（１
    １８）に設けられ、前記可撓性回路（１１６）がこれを
    前記金属基板（１１１）から隔置するための非導電性ス
    ペーサ装置（１１９）を有する特許請求の範囲第９項記
    載のシステム。
JP62256144A 1986-10-09 1987-10-09 半導体チップキャリヤー装置 Expired - Lifetime JPH0834278B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91697486A 1986-10-09 1986-10-09
US916974 1986-10-09

Publications (2)

Publication Number Publication Date
JPH01102952A true JPH01102952A (ja) 1989-04-20
JPH0834278B2 JPH0834278B2 (ja) 1996-03-29

Family

ID=25438169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62256144A Expired - Lifetime JPH0834278B2 (ja) 1986-10-09 1987-10-09 半導体チップキャリヤー装置

Country Status (2)

Country Link
JP (1) JPH0834278B2 (ja)
GB (1) GB2196178B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141667A (ja) * 2005-11-18 2007-06-07 Furukawa Electric Co Ltd:The 基板間の端子接続構造

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW212261B (en) * 1992-03-09 1993-09-01 Matsushita Electric Industrial Co Ltd Electronic circuit device and manufacturing method
EP0576735B1 (en) * 1992-06-29 1997-09-10 Océ-Nederland B.V. Mounting structure for electro-optical devices
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6141869A (en) 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
EP1324386B1 (de) * 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
CN111182418B (zh) * 2020-02-13 2024-07-09 钰太芯微电子科技（上海）有限公司 连接结构改进的微机电麦克风及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976066A (ja) * 1972-11-27 1974-07-23
JPS5875863A (ja) * 1981-10-13 1983-05-07 フエアチヤイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン ハイブリツド回路モジユ−ル及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
DE3124692A1 (de) * 1981-06-24 1983-01-13 Robert Bosch Gmbh, 7000 Stuttgart "halbleitergleichrichter"
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976066A (ja) * 1972-11-27 1974-07-23
JPS5875863A (ja) * 1981-10-13 1983-05-07 フエアチヤイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン ハイブリツド回路モジユ−ル及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141667A (ja) * 2005-11-18 2007-06-07 Furukawa Electric Co Ltd:The 基板間の端子接続構造

Also Published As

Publication number Publication date
GB2196178B (en) 1990-04-11
GB8721203D0 (en) 1987-10-14
GB2196178A (en) 1988-04-20
JPH0834278B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
US4873615A (en) Semiconductor chip carrier system
US4700276A (en) Ultra high density pad array chip carrier
US4700473A (en) Method of making an ultra high density pad array chip carrier
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US4939570A (en) High power, pluggable tape automated bonding package
US4147889A (en) Chip carrier
US6078501A (en) Power semiconductor module
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5280413A (en) Hermetically sealed circuit modules having conductive cap anchors
US5889320A (en) Tape application platform and processes therefor
US5227583A (en) Ceramic package and method for making same
US5406025A (en) VLSI-chips package with floatingly mounted chip means
EP0596596B1 (en) Mounting for a high frequency integrated circuit
US4796157A (en) Substrate mounting assembly
JPS6338247A (ja) Ｉｃチップ用高密度マイクロパッケ−ジ
US5006923A (en) Stackable multilayer substrate for mounting integrated circuits
JPH04233264A (ja) コンパクト型高密度接続構造
US3673309A (en) Integrated semiconductor circuit package and method
US4601526A (en) Integrated circuit chip carrier
US8854830B2 (en) Semiconductor package substrate in particular for MEMS devices
US5406120A (en) Hermetically sealed semiconductor ceramic package
JPH0834278B2 (ja) 半導体チップキャリヤー装置
US4126882A (en) Package for multielement electro-optical devices
EP0817266B1 (en) Mounting structure for an integrated circuit
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device