JPH0834278B2 - 半導体チップキャリヤー装置 - Google Patents

半導体チップキャリヤー装置

Info

Publication number
JPH0834278B2
JPH0834278B2 JP62256144A JP25614487A JPH0834278B2 JP H0834278 B2 JPH0834278 B2 JP H0834278B2 JP 62256144 A JP62256144 A JP 62256144A JP 25614487 A JP25614487 A JP 25614487A JP H0834278 B2 JPH0834278 B2 JP H0834278B2
Authority
JP
Japan
Prior art keywords
chip carrier
substrate
housing
chip
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62256144A
Other languages
English (en)
Other versions
JPH01102952A (ja
Inventor
ジー グラッベ ディミトリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
AMP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMP Inc filed Critical AMP Inc
Publication of JPH01102952A publication Critical patent/JPH01102952A/ja
Publication of JPH0834278B2 publication Critical patent/JPH0834278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • H10W76/157Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/479Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体チップキャリヤー装置、特に色々の温
度並びに応力の環境下において外部回路に半導体チップ
を確実に電気的に接続できる半導体チップキャリヤー装
置に関する。
(従来の技術とその問題点) 集積回路半導体チップは大きさが小さいことと脆い性
質を有するので通常集積回路チップキャリヤーに梱包さ
れている。チップキャリヤーは通常集積回路を取付けた
セラミックその他の剛性絶縁材料からなる基板を包含し
且つ前記基板は前記チップの近くから該基板の周囲に延
在して拡大コンタクト域又はコンタクトパッドで終端さ
れる複数本のコンダクターを含んでいる。
しばしば、マルチチップキャリヤー基板はそれとその
上のチップを防護し且つ支持するフレーム又はハウジン
グ内に内包され、且つ前記基板を印刷回路盤またはその
他の外部回路に電気的に接続するためのコネクタを提供
する。一般に、前記フレームまたはハウジングは複数本
のリードを含んでいる。前記各リードの一端は基板のコ
ンタクトパッドの1つに電気的に接続されるためハウジ
ングの中に延び、且つ前記各リードの他端はハウジング
が延出して印刷回路盤のコンタクトに直接またはソケッ
トコネクタを通じて接続される。
従来、集積回路半導体チップキャリヤー装置は集積回
路チップを取付けるセラミックその他の非可撓性材料か
らなる剛性基板を包含することを特徴としている。前記
剛性セラミック基板はその中に埋め込まれたコンダクタ
ー(多層コーファヤードセラミック基板)、また該基板
の表面に積層されたコンダクター(薄いかまたは厚い膜
のセラミック基板)を備えている。或る場合に、前記コ
ンダクターは基板の表面に均一に付着された膜に含まれ
た。チップから基板のコンダクターへの電気的接続並び
に基板のコンダクターからハウジングリードへの電気的
接続は金やアルミニウムのボンドワイヤーによって行わ
れ、装置の各種部品の熱膨張や収縮における変化と物理
的歪みを補償し、且つ半導体チップと基板の間に接続を
行う。しかしながら、このような接続は製作が高価であ
り且つ完全に満足とは認められなかった。
また、従来の半導体チップキャリヤー装置はハウジン
グを密封するためにハウジングとそこを貫通するリード
との間を密封するためガラスシートを含んだ大体剛性の
あるハウジング構造体を備えていた。また、このような
装置はハウジング部品の温度膨張及び収縮の変化とその
他外部応力の結果として密封性を維持することの困難性
の故に、またこのような構造物が非常に高価である故
に、完全に満足ではなかった。
また、従来の多くの半導体マルチチップキャリヤー装
置は大きさを制限されてきた。特に、従来のセラミック
基板の製造法は約2インチ×2インチ(50.8mm×50.8m
m)以上の大きさの充分偏平な基板を作ることができな
かった。これはファイヤリング作業中にセラミックの寸
法上の安全性を維持することが困難なことに基因してい
る。
(問題点を解決するための手段) 本発明は使用が容易で低廉であり、且つ色々の温度と
応力の状態で1個以上の半導体チップを外部回路に確実
に相互接続できる集積回路半導体チップを提供する。本
発明の装置はそのハウジングに介在する小さな部分以外
は殆んど全体が非剛性で可撓性であるコンダクター装置
を含んでいる。本発明の好適な実施例はハウジングと基
板上の1個以上の半導体チップと、前記ハウジングの1
個以上の壁に支持される第1部分を有し且つ基板に接続
するためハウジングから内方へ延び且つ外部回路へと外
方へ延びる実質的に非剛性で柔軟な部分を有する複数本
の可撓性コンダクター装置を包含する。前記可撓性コン
ダクター装置は数が1800種類でありまた間隔が0.010イ
ンチ(0.0254mm)程度である。
基板上のチップ間の相互接続は厚い膜、薄い膜、コー
ファイヤード、プレーテッド コンダクターのような中
間装置において作ることができる。また、相互接続を新
らしい装置で作っても良く、その場合にチップとチップ
の接続用ネットを少くとも1つの層に、或る場合には
“マイクロストリップ”状又は“ストリップーライン”
状に配置した45層のような多層に配置した薄い可撓性の
コンダクターを含む有機性材料で作る。すべての場合に
相互接続用ネットの集積回路に窓が設けられる。相互接
続用ネットは基板の全面に取付けられなくて、或る点の
みに取付けて、基板と相互接続用ネットを温度変化の結
果それぞれの膨脹係数に応じてそれぞれ別々に膨脹又は
収縮せしめる。これが一般に“バイーメタル”効果と称
されているカップリングの有害な干渉を排除する。この
ようにして本発明は従来さけることのできなかった装置
の歪と応力を排除した電気的接続を行う。
好適な実施例において、前記半導体チップキャリヤー
装置は1個又はそれ以上の周囲壁を貫いて延びる複数個
のリードを有する大体矩形のハウジングを包含する。前
記リードはハウジング壁に埋めた中央部分と、ハウジン
グの外側に延びて外部回路に電気的に接続されるように
なった外側の柔軟部分と、ハウジングの中に含まれるチ
ップキャリヤー基板上のコンタクトパッドに電気的に接
続されるようになった内側の柔軟部分とを包含する。チ
ップキャリヤー基板は電気的に取付けられているチップ
キャリヤーに配置された複数個の半導体チップを担持す
るようになった例えばセラミックや金属のような剛性材
料で作る。チップキャリヤー基板はハウジングの壁に固
定されている。なるべく薄く可撓性のあるプラスチック
膜を含む電気接続部材またはネットは、複数個のチップ
を電気的に相互接続するため、並びに膜の周囲に置いた
パッドをフレームの内側リードに接続するため複数個の
可撓性のコンダクターを含み且つ支持している。前記膜
は或る点において機械的に保持されて前記膜の基板に対
する横方向の移動を制限しているが、一般に基板の殆ん
ど全域から取り外されて前記膜と基板が互いに別々に撓
み歪ませるようになっている。
前記リードはハウジングにより支持され且つチップキ
ャリヤーのコンダクターは殆んど非剛性で柔軟であり且
つ温度変化及びその他のストレスにより生じた装置部品
の変形を許すことができるので、リードと膜の可撓性コ
ンダクターの間及び基板絶縁パッドとフレームリードの
間の中間のワイヤーボンド接続を省略することができ
る。本発明の多くの実施例において、リードは直接チッ
プキャリヤー基板のコンタクトパッドに接続することが
でき、且つチップのターミナル域はもっと効果的なテー
プ自動式接着法によりまた標準のワイヤーボンドにより
膜コンダクターに接続できる。
前記装置は集積回路を湿気から防護するため、またチ
ップの環境防護を提供するため防護用ジェリー状コンパ
ウンドを部分的に満たした囲繞ハウジングを提供する。
前記ハウジングのチップキャリヤー基板の反対側は金属
その他の材料のカバーで閉ざされて構造上の防護を行っ
ている。
本発明において、チップキャリヤー基板の電気的相互
接続部材またはネットは実質的に剛性基板から分離でき
る。したがって、特殊な応用分野に対し剛性基板の構造
上並びに温度特性を最高にし且つ同時にコンダクターの
送電線特性を最適化するようチップキャリヤーを設計す
るに当り大なる融通性が得られる。例えば、本発明にお
いて剛性基板を特殊な応用分野に対し必要に応じ高熱伝
導性を有する金属その他の材料で作ることができる。更
に、電気接続部材をチップキャリヤー基板のチップ支持
基板から分離できるので、偏平でなく曲った表面を相互
接続用ネットに許容することができ、且つこのようにし
て基板をもつと大きな寸法、例えば6インチ×6インチ
(15.2cm×15.2cm)以上広く作ることができ。且つ単一
のチップキャリヤー基板に多くの半導体チップを収容す
ることができる。また、コンダクターを多層可撓性膜の
中に含めることによって、チップに対し必要な電気接続
を増大するため従来より以上にコンダクターの密度を大
きくすることができる。基板の毎平方インチ当り600以
上のチャンネルが必要となる。
本発明の1つの実施例において、セラミック基板は集
積回路半導体チップを取付ける複数個のへこみを形成さ
れている。このような構造であるから、チップのターミ
ナル域をチップキャリヤー基板のコンダクターに接続す
るため短いワイヤーやテーブ自動式ボンディング法の使
用が可能となり、かくして電気抵抗とインダクタンスを
減少し且つ装置の信頼性を増大する。相互接続用ネット
における窓の中に延びたリードを設け、このようなリー
ドを直接シップに送ることができるように、相互接続用
ネットを形成し、TAB(テープ自動式ボンディング)や
ワイヤーボンドの中間接続の必要性を無くす。本発明の
別の実施例において、前記チップキャリヤー基板を金属
で作ることができる。チップを基板上に一層正確に位置
決めするため該チップを該基板に形成したペデスタイル
に取付けることができる。
本発明において、個々の半導体チップを色々の工法に
よりチップキャリヤー基板に取付けることができる。例
えば、チップを“フリップチップ”取付け構造及びモジ
ュールスプリング取付け構造を使用して基板に取付ける
ことができるのでチップキャリヤーの設計に大きな融通
性を与える。このような取付法は誘電率1〜6を有し且
つ“アズファヤード”状態における5ミクロンインチ表
面仕上げ以上の良好な仕上げを有するセラミック基板を
使用して、基板上に支持された複数個のチップの間に必
要な相互接続用ネットワークを提供できる多数層の有機
性コンパウンドを支持することができる。
本発明のそれ以上の効果と詳細がここに提供した実施
例の詳細な説明に関連して以下詳しく述べられる。
(実 施 例) 第1図および第2図は本発明の半導体チップキャリヤ
ー装置の好適実施例を示す。この装置は全体を参照番号
10で示され且つハウジング11を備えている。該ハウジン
グ11は複数個の集積回路半導体チップ13を取付けたチッ
プキャリヤー基板12を収容している。ハウジング11はチ
ップキャリヤー基板12とその上のチップ13を防護し且つ
支持し、且つチップキャリヤー基板12上のチップ13を印
刷回路盤14のような外部回路に電気的に接続する。
ハウジング11は凡そ正方形または矩形の箱状構造体を
含み且つ側壁21,22,23,24とチップキャリヤー基板12が
形成する頂壁とカバー17が形成する底壁を有する周囲フ
レーム15を含んでいる。組立てたとき前記ハウジングの
壁が第2図に示すよう密閉室18を形成する。フレーム15
は頑丈であるが幾分柔軟な塑造性プラスチック(液晶ポ
リマーが特に適している)でなるべく作られ且つチップ
キャリヤー基板12とカバー17をそれぞれ収容するための
上部凹み26と下部凹み27を形成している。チップキャリ
ヤー基板12は第2図において頂板を形成するように図示
されているが、チップキャリヤー基板12とカバー板17を
第3図に示すように逆にして、チップキャリヤー基板12
が底壁を形成し且つカバー板17が頂板を形成するように
しても良い。
チップキャリヤー基板12は、半導体チップ13が取り付
けられた一面をハウジング11の内方に向けた状態でハウ
ジング11の上部凹み26または下部凹み27のいずれにも取
り付けられるようになっているので、チップキャリヤー
基板12のハウジング11への取付作業において自由度の大
きいものとなる。
あとで詳細に説明するチップキャリヤー基板12は剛性
材料例えばセラミックのような偏平で比較的薄い板から
なる基板30を含んでいる。複数個の集積回路半導体チッ
プ13が当業者に周知の方法で基板30の表面35に取付けら
れている。しかしながら、後述するようにその他の取付
構造を使用しても良い。
また、チップキャリヤー基板12は複数個のチップ13を
互に接続するため並びにキャリヤー基板12の周囲の近く
に設けた複数個の接触パッド32に接続するための複数本
のコンダクター31(第1図)を備えている。周知のよう
に、コンダクター31が基板30(多層のコーファヤードセ
ラミック基板)の中に埋め込まれるか、または基板30
(薄いかまたは厚い膜状セラミック基板)の表面30に層
状に造られる。セミコンダクターチップ13のターミナル
域はゴールドワイヤーテープまたはテープ状ボンド33に
よってコンダクター31に接続される。
複数本の導電性リード36がフレーム15によって支持さ
れている。リード36はフレーム15の周囲に殆んど均一に
隔置され且つ例えば銅合金のような可撓性金属で作った
リボン状部材を備えている。このようにして1800本以上
の多くのリードが0.01インチ(0.254mm)の間隔で使用
される。第2図に示すように、リード36はそれぞれフレ
ーム15を貫通し且つ該フレームによって支持される中央
部分36aと、ハウジング11の中に延在する内側部分36b
と、ハウジング11の外に延在する外側部分36cとを備え
ている。リード36はなるべくリード中央部分36aの周り
にフレーム15をモールドすることにより該フレーム15に
固定される。
内側リード部分36bはフレーム15から内側に一定の距
離突出し且つ曲げられて、チップキャリヤー基板12上の
コンタクトパッド32に直接接続されるビームを形成す
る。内側リード部分36bの端部はパッド32に接触する場
所が大体偏平となるように配置されている。外側リード
部分36cはフレーム15から外方に突出し且つ印刷回路盤1
4のコンタクトパッド37(第2図参照)に直接接続され
る形状となっている。第1図および第2図の実施例にお
いて、外側リード部分36cはJ形であるるが、例えば第
3図に示すような別の形状を使用するこもできる。
装置10を組立てるため、半導体チップ13を取付け且つ
コンダクター31を設けてあるチップキャリヤー基板12が
フレーム15の上部凹み26の中に配置されている。つぎに
チップキャリヤー基板12がそれとたな28との間に施され
た適当な接着剤28によってフレーム15に固定されてい
る。
チップキャリヤー基板12をフレーム15に取付ける際
に、コンタクトパッド32がリード36の内側部分36bの端
部に整列して接触させられる。つぎに各リード部分36b
の端部が加熱加圧接着法、半田付け法、蝋付け法やその
他の適当な方法で前述の整列したコンタクトパッドに取
付けられる。第2図に半田付け部39を示す。リード部分
36bは非剛性で柔軟性を有するので、中間の接続部を使
用しなくて、直接コンタクトパッド32に接続することが
できる。熱膨脹並びに熱収縮または機械的な応力によっ
て発生したチップキャリヤー基板12またはハウジング11
の歪みや曲がりはリード部分36bの弾力性によって許容
され、その結果信頼性の高い接続がリード36とコンタク
トパッド32の間に確保される。
組立てを一部分完成したハウジングをつぎに裏返えし
且つ室18の一部分又は全部にコンパウンド例えばポリジ
メチルシロキシン(第2図に40で示す)を注入して、チ
ップキャリヤー基板12と半導体チップに対し湿気と環境
の防護を与える。つぎに、金属製またはその他の材料で
作ったカバー17をフレーム15の下部凹み27の中に取付け
且つカバー17とたな29の間に接着剤41を施すことによっ
て該下部凹み27に接着するかまたは機械的に取付ける。
組立てたとき前記ハウジング11はチップキャリヤー基
板12と該基板上の傷つき易い半導体チップ13を密閉シー
ルを施さずに確実に防護することができる完全囲繞コン
テーナーを包含する。リード36は柔軟性があるので破か
いや割れを発生ずに一定限曲げたり撓わませることがで
き、したがって熱応力と機械的応力のもとでハウジング
の形状を保つことができる。
組立作業に続いて装置10を使用のためまたは試験のた
め印刷回路盤14やその他の外部回路に接続する。第2図
に示すように、リード36の外側部分36cは印刷回路盤14
のコンタクトパッド37にのせられ、そこに導電性半田43
によって直接接続されて、チップキャリヤー基板12とそ
の上の半導体チップ13を印刷回路盤に電気的に接続す
る。
第3図は本発明の数種の実施例を示す。例えば第3図
においてリード56は印刷回路盤14のコンタクトパッド37
に直接接続するためかもめの羽根の形状をした外側部分
56c(実線部分)を含んでいる。リード56の内側部分56b
は第1図及び第2図の実施例の中より幾分長い距離ハウ
ジング11の中に延在して該リード部分に大きな可撓性を
与えるような形状をしている。第3図に点線で示すよう
に、またリード56は印刷回路盤14にソケット接続できる
よう偏平な外側リード部分56dを設けることもできる。
これらの例は説明上のものであって、リード56の外側部
分をこれら図示の形状に限定しようとする考えはない。
第3図の実施例において、防護用コンパウンド40とカ
バー17を、半導体チップ13のそれぞれを外部環境から密
閉するための分離状のキャップ61ととりかえている。キ
ャップ61はセラミックやその他の適当な材料で作り且つ
半導体チップ13を完全に囲繞する形状にすることができ
る。キャップ61はチップを囲繞して収容するようにチッ
プキャリヤー12aの基板30に接着されて外部環境からチ
ップを防護する。このようなキャップが使用されると
き、相互連結装置はキャップの下に延長するコンダクタ
ー部分62を含んでいる。この明細書の中に参考のため含
まれている米国特許第4,426,769号に適当な密封用キャ
ップが図示且つ説明されており、これについて詳細に説
明する必要がない。
第4A図と第5A図は本発明のチップキャリヤー装置に組
入れることができる別のチップキャリヤー基板71のそれ
ぞれ分解図及び組立断面図である。チップキャリヤー基
板71は表面74(第5A図)に複数個の半導体チップ73を取
付けたセラミックやその他の材料からなる剛性基板72を
包含する。チップキャリヤー基板71のために相互連結部
材76が設けられている。相互連結部材76は半導体チップ
73を互に電気的に接続し且つ該相互連結部材76の周囲近
くに配置したコンタクトパッド78(第4A図)に電気的に
接続するための複数本のコンダクター77を提供する。相
互連結部材76はなるべく一層または複数層からなる薄い
可撓性のプラスチック膜またはシート79を包含してい
る。前記膜の表面または該膜の内部にコンダクター77を
備えるか、または表面と膜の内部の両方においてリード
77が窓80の中に延びている。
例えば、プラスチック膜79は誘電率1〜3を有するポ
リアミド,テフロンその他の誘電性有機材料で作ること
ができ、且つ例えば第4B図に示すように高密度の誘電体
を提供するため多数層膜をなるべく包含する。第4B図に
おいて、相互連結部材76は2枚の誘電性箔層84,86によ
って分離されている3枚の誘電層81,82,83を持った多層
膜を包含する。誘電層81,82,83はそれぞれ複数本のコン
ダクター87,88,89(第4B図の面に垂直方向に延びるよう
図示している)を有する。
コンダクター87,88,89は多くの半導体チップ73の間並
びにチップ73からコンタクトパッド78に信号を送るため
の信号搬送用コンダクターを包含する。箔層84はパワー
プレイン(power plane)を含み、且つ箔層86はグラン
ドプレイン(ground plane)を含むことができる。コン
ダクター担持用の多層膜とその製造方法は当業者に公知
であり且つ例えば米国特許第4,480,288号に説明されて
おり、ここに詳細に説明する必要がない。基本的に、前
記コンダクターは印刷技法とエッチング技法によって形
成され且つ一緒に積層されて完全な膜を形成する。また
その代りに、スパッタ法と真空蒸着法とプラズマエッチ
ング法によって絶縁層や導電層を順番に蒸着する方法を
使用し、同様に半導体溶液に相互接続を行なったときに
使用する加算法と減算法の組合せを使用しても良い。
可撓性の相互接続部材76は約6〜20ミル(0.15〜0.50
mm)の厚さを有し、且つ各誘電層は約3ミル(0.075m
m)の厚さを有する。前記コンダクターは例えば約0.000
5〜0.002インチ(0.0127〜0.05mm)の厚さと0.001〜0.0
03インチ(0.025〜0.075mm)の幅を有し且つ前記箔層は
約1ミル(0.0254mm)の厚さを有する。膜の層の数とそ
の大きさは勿論特定の使用に応じて変えることができ
る。
特に第4A図の実施例を参照すれば、相互接続部材76は
複数個の孔80を備え、該部材76を基板74上にのせるとき
チップ73が前記孔80の中を貫通する。
可撓性膜79を備え表面にコンダクター77とコンタクト
パッド78を有する相互接続部材76が接着剤や任意の適当
な機械的取付装置によって第4A図の数個所(例えば4個
所)91で基板72の表面に取付けられている。相互接続部
材76はこのようにして保持されているが、そうしなけれ
ば基板72の表面の全域から外れて、幾分該表面にゆるく
(張った状態でない)配置されている。相互接続部材76
を剛性のある基板に対し非常に小数の個所で取付けてい
るので、相互接続部材76が基板72に対し横方向に移動す
るのを抑制するが、コンダクター77を自由に基板72とチ
ップ73に対し撓わませ且つ変形させる。換言すれば、チ
ップキャリヤー基質71において可撓性のコンダクター担
持用相互接続部材76は物理的に剛性基板72から分離して
おり、基板72の歪みや曲りがコンダクター77に影響せず
且つチップキャリヤー基板71の電気的性能に干渉しな
い。相互接続部材76とコンダクター77は可撓性を有する
ので、基板72と膜の膨脹係数に差が存在しても、チップ
キャリヤー基板71に電気的接続を確実に維持するように
充分に撓み且つ曲ることができる。
コンダクター担持用相互接続部材76と基板72が物理的
に分離しているので、チップキャリヤー基板71を設計す
るに当り大きな融通性が存在する。例えば、相互連結部
材76はチップキャリヤー基板71の送電線特性を最適化さ
せるように設計することができ、且つ基板72をチップキ
ャリヤー71の構造特性と温度特性を最大限になるように
設計することができる。
第5A図に示すように、各半導体チップ73のターミナル
域はワイヤーボンド93によって相互連結部材76の導電性
通路77に電気的に接続することができ、且つ表面膜79に
形成されている部材76上のコンタクトパッド78(第4A
図)は第1図乃至第3図に示すようにリード36又はリー
ド56の内側部分に直接取付ける。このようにして、第1
図の印刷回路盤14から第4A図及び第5A図の半導体チップ
73に至る複数本の電気コンダクターの殆んど全長が可撓
性の非剛性となるが、但しハウジングのフレーム内に含
まれるリード36,56の一部分36a,56aのみは例外である。
第5B図及び第5C図は可撓性の相互接続部材を支持する
チップキャリヤー基板の別の実施例を示す。
第5B図において、チップキャリヤー基板71bは個々の
半導体チップ103を中に配置している複数個のへこみ102
を有するセラミック基板101を包含する。チップ103は例
えばチップ103とへこみ102の底部との間に施された半田
によって基板101に固定できる。へこみ102の深さはなる
べく半導体チップ103の厚さよりも僅かに深い。第5B図
の実施例において、チップ103のターミナル域はもっと
低廉でもっと信頼性のあるテープ自動式接着法により可
撓性部材106のコンダクターに接続できる。周知のよう
に、導電性バンプ107が相互接続ブリッジ108の導電域と
チップ103に接着されている。ブリッジ108は加熱加圧接
着法すなわちAuSu“Eutectic"接着法によって接着さ
れ、且つチップキャリヤーのすべてのブリッジ108は周
知のように同時に接着することができる。また、第4A図
に示すようにリードがネット76から窓80に延び且つ上述
の方法と同じように直接チップチーミナル107に接着さ
れている。チップ103とコンダクターを相互接続部材106
上で整列させることにより、ワイヤーボンドによっても
またテープ自動式接着法によっても、相互接続部の長さ
は極限されて相互接続の抵抗を減少し且つ一層効果的な
導電通路を提供する。
上述のように、2つの非類似の材料を一緒に接着して
温度の変化を受けるとき、この2つの材料は異なった量
膨張する。このことはサンドイッチ接着を生じ、いわゆ
る“バイメタリック効果”をもたらす。これはつぎに半
導体を圧縮して、例えばゲインやリニアリティの変化の
ような性能変化を生ずる。基板と連続用ネットを物理的
に分離しているので、チップキャリヤー装置の設計に大
きな融通性を与える。
例えば、第5C図においてチップキャリヤー71cは金属
で作った基板111を有する。強力な熱伝達を必要とする
分野に金属基板が望ましい。第5C図に示すように、金属
基板は使用するとき、集積回路チップ113を取付ける複
数個のペデスタル112を形成している。このペデスタル
は公知のパンチ成形法によって基板に形成し、且つなる
べくそれに取付けるチップと大体同一大きさである。ペ
デスタル112はチップを簡単な方法で基板上に正確に位
置決めさせる。特に、ペデスタルの上面に半田成形品を
載せ、チップをこの半田の上に載せる。つぎに半田を水
素の存在のもとに加熱して半田を溶かす。チップが半田
の表面を浮遊し、表面張力によってチップをペデスタル
上で自動的に中心に位置決めし、半田が硬化したときに
チップがペデスタル上に正しく配置され且つ半田付けさ
れるようにする。この方法によって複数個のチップが同
時にそれぞれのペデスタル上に配置され且つ半田付けさ
れる。また、表面張力によって半田がペデスタルからこ
ぼれるのを防止する。
半導体チップ113はワイヤボンド117やその他の連結構
造例えばTABやTAB状装置によって可撓性膜116の導電性
通路に電気的に接続できる。
コンダクターとチップを基板から絶縁するために金属
基板の表面に非導電性すなわち絶縁性被膜118を施すこ
とが通常望ましい。この被膜は公知のスパッタリング法
によっても施すことができるテフロンやその他の材料で
作る。被膜18はマイクロウェーブを使用するメタン・水
素法によりまたはアセトン法その他の方法によって付着
されるダイヤモンドの薄層である。ダイヤモンドは理想
的な熱の伝導体すなわちコンダクターである。ボンド11
7の長さを縮小するため凡そペデスタル112のレベルに達
するまで基板から相互接続部材116を隔てるために非伝
導性のスペーサ119を設けても良い。
本発明の好適な実施例について説明したけれども、本
発明はその他色々の形態を取ることができる。したがっ
て、本発明は特許請求の範囲によってのみ限定されると
解釈すべきである。
(発明の効果) チップキャリヤー基板は、半導体チップが取り付けら
れた一面をハウジングの内方に向けた状態でハウジング
の上部凹みまたは下部凹みのいずれにも取り付けられる
ようになっているので、チップキャリヤー基板のハウジ
ングへの取付作業において自由度の大きいものとなる。
【図面の簡単な説明】
第1図は本発明の半導体チップキャリヤー装置と該装置
を取付ける印刷回路盤の分解斜視図、第2図は組立状態
にある第1図の装置の一部分の断面図、第3図は本発明
の半導体チップキャリヤーの別の実施例を示す断面図、
第4A図は本発明の好適実施例のチップキャリヤー装置の
分解斜視図、第4B図は第4A図の可撓性相互接続部材の拡
大断面図、第5A図は組立状態にある第4A図及び第4B図の
チップキャリヤーの一部分の断面図、第5B図と第5C図は
本発明のチップキャリヤーの別の実施例を示す断面図で
ある。 10……半導体チップキャリヤー装置 11……ハウジング 12……チップキャリヤー基板 13……半導体チップ 14……印刷回路盤 17……カバー 26……上部凹み 27……下部凹み 30……基板 71……チップキャリヤー基板 73……半導体チップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】一面に複数の半導体チップが配置接続され
    た略矩形状のチップキャリヤー基板を印刷回路盤に接続
    する半導体チップキャリヤー装置において、 夫々前記チップキャリヤー基板の端部を受ける寸法形状
    の上部凹みおよび下部凹みを有する略矩形枠状のハウジ
    ングと、 該ハウジングの壁面の略中央に該壁面に対して略直交し
    て設けられた前記ハウジングの内方および外方へ延出す
    る可撓性の内部および外部リード部分を有する複数のリ
    ードと、 前記チップキャリヤー基板の前記半導体チップを外気か
    ら密閉するカバーとを備え、 前記チップキャリヤー基板は、前記一面を前記ハウジン
    グの内方に向けた状態で前記ハウジングの前記上部凹み
    または下部凹みに取り付け、前記リードの前記内部リー
    ド部分と前記半導体チップを接続し、前記カバーは前記
    チップキャリヤー基板の取り付けられていない側にある
    前記下部凹みまたは上部凹みに取り付けた板状部材また
    は前記各半導体チップを包囲する個別キャップとするこ
    とを特徴とする半導体チップキャリヤー装置。
JP62256144A 1986-10-09 1987-10-09 半導体チップキャリヤー装置 Expired - Lifetime JPH0834278B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91697486A 1986-10-09 1986-10-09
US916974 1986-10-09

Publications (2)

Publication Number Publication Date
JPH01102952A JPH01102952A (ja) 1989-04-20
JPH0834278B2 true JPH0834278B2 (ja) 1996-03-29

Family

ID=25438169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62256144A Expired - Lifetime JPH0834278B2 (ja) 1986-10-09 1987-10-09 半導体チップキャリヤー装置

Country Status (2)

Country Link
JP (1) JPH0834278B2 (ja)
GB (1) GB2196178B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW212261B (en) * 1992-03-09 1993-09-01 Matsushita Electric Industrial Co Ltd Electronic circuit device and manufacturing method
DE69222160T2 (de) * 1992-06-29 1998-02-19 Oce Tech Bv Montagestruktur für elektrooptische Vorrichtungen
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US6016256A (en) 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6141869A (en) * 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
EP1324386B1 (de) 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
JP2007141667A (ja) * 2005-11-18 2007-06-07 Furukawa Electric Co Ltd:The 基板間の端子接続構造
CN111182418B (zh) * 2020-02-13 2024-07-09 钰太芯微电子科技(上海)有限公司 连接结构改进的微机电麦克风及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4976066A (ja) * 1972-11-27 1974-07-23
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
DE3124692A1 (de) * 1981-06-24 1983-01-13 Robert Bosch Gmbh, 7000 Stuttgart "halbleitergleichrichter"
JPS5875863A (ja) * 1981-10-13 1983-05-07 フエアチヤイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン ハイブリツド回路モジユ−ル及びその製造方法
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul

Also Published As

Publication number Publication date
GB2196178A (en) 1988-04-20
GB2196178B (en) 1990-04-11
GB8721203D0 (en) 1987-10-14
JPH01102952A (ja) 1989-04-20

Similar Documents

Publication Publication Date Title
US4873615A (en) Semiconductor chip carrier system
US4147889A (en) Chip carrier
US5777386A (en) Semiconductor device and mount structure thereof
US4700276A (en) Ultra high density pad array chip carrier
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
KR960016239B1 (ko) 반도체장치
US5223741A (en) Package for an integrated circuit structure
US4700473A (en) Method of making an ultra high density pad array chip carrier
JP3209320B2 (ja) マルチチップモジュールパッケージ
US6078501A (en) Power semiconductor module
US6246114B1 (en) Semiconductor device and resin film
US5929517A (en) Compliant integrated circuit package and method of fabricating the same
US4939570A (en) High power, pluggable tape automated bonding package
US5267867A (en) Package for multiple removable integrated circuits
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
US4423435A (en) Assembly of an electronic device on an insulative substrate
US4796157A (en) Substrate mounting assembly
US5006923A (en) Stackable multilayer substrate for mounting integrated circuits
US3673309A (en) Integrated semiconductor circuit package and method
JPH0834278B2 (ja) 半導体チップキャリヤー装置
US6351389B1 (en) Device and method for packaging an electronic device
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JPH0491458A (ja) 半導体装置
EP0571907A2 (en) Package and method for assembly of infra-red imaging devices
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법