JPH01103385A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH01103385A JPH01103385A JP62261014A JP26101487A JPH01103385A JP H01103385 A JPH01103385 A JP H01103385A JP 62261014 A JP62261014 A JP 62261014A JP 26101487 A JP26101487 A JP 26101487A JP H01103385 A JPH01103385 A JP H01103385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dropout
- transmission
- memory
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像処理装置、特に信号欠如ドロップアウトと
ともに発生する画像信号を処理する装置に関する。
ともに発生する画像信号を処理する装置に関する。
従来、例えば磁気ディスクやあるいは磁気テープ等の磁
気記録媒体から再生された映像信号の様な信号の様にド
ロップアウト(信号の欠如)を伴う様な信号を一旦、画
像メモリに蓄え、次いで電話回線等を用いて送信を行う
様な装置が開発されている。
気記録媒体から再生された映像信号の様な信号の様にド
ロップアウト(信号の欠如)を伴う様な信号を一旦、画
像メモリに蓄え、次いで電話回線等を用いて送信を行う
様な装置が開発されている。
かかる装置においては前述のドロップアウトを補償する
ために画像の相関性を利用して例えばIH遅延線を用い
てドロップアウトが生じたことが検出された際には欠如
した部分を自動的に前のラインの信号に置き換える様に
なされていたものがあった。
ために画像の相関性を利用して例えばIH遅延線を用い
てドロップアウトが生じたことが検出された際には欠如
した部分を自動的に前のラインの信号に置き換える様に
なされていたものがあった。
〔発明が解決しようとしている問題点〕しかしながら、
上記従来例によれば、再生信号に2ライン以上にわたる
比較的長いドロップアウトが発生した場合、ドロップア
ウトが発生したラインは全てこれが発生した直前のライ
ンで前ライン補間されるため、かえって視覚的に違和感
を与えることになるといった問題点があった。
上記従来例によれば、再生信号に2ライン以上にわたる
比較的長いドロップアウトが発生した場合、ドロップア
ウトが発生したラインは全てこれが発生した直前のライ
ンで前ライン補間されるため、かえって視覚的に違和感
を与えることになるといった問題点があった。
本発明はかかる問題点を解消し、良好なドロップアウト
の補償を行える様にした画像処理装置を提供することを
目的とする。
の補償を行える様にした画像処理装置を提供することを
目的とする。
本発明は上記従来の目的を達成するため、画像信号の信
号欠如部分を検出するための検出手段と、上記信号欠如
部分の近傍の欠如状態に応じて、欠如部分の補間アルゴ
ズムを決定する制御手段とを具備した。
号欠如部分を検出するための検出手段と、上記信号欠如
部分の近傍の欠如状態に応じて、欠如部分の補間アルゴ
ズムを決定する制御手段とを具備した。
上記構成に於いて、前記制御手段は前記検出手段で検出
された信号欠如部分を補間するに際して近傍の信号欠如
状態に応じた補間アルゴリズムを決定する。
された信号欠如部分を補間するに際して近傍の信号欠如
状態に応じた補間アルゴリズムを決定する。
第1図は本発明を適用した静止画像再生装置の一実施例
を示すブロック図である。図示した磁気シートlには、
同心円状トラックに1フイ一ルド単位の映像信号が記録
されている。この磁気シート1は、モータードライブ回
路30により回転駆動される。
を示すブロック図である。図示した磁気シートlには、
同心円状トラックに1フイ一ルド単位の映像信号が記録
されている。この磁気シート1は、モータードライブ回
路30により回転駆動される。
再生ヘッド2A、2Bはインライン型のヘッドであり、
フィールド再生もしくはフレーム再生を行う。
フィールド再生もしくはフレーム再生を行う。
この再生ヘッド2A、2Bから再生された再生RF信号
は、CPU14により切換え制御されるスイッチ回路2
9のA端子、B端子側にそれぞれ供給される。
は、CPU14により切換え制御されるスイッチ回路2
9のA端子、B端子側にそれぞれ供給される。
スイッチ回路29の出力信号は再生アンプ4を介して、
再生プロセス回路5に供給され、ここで再生輝度信号Y
9色差線順次信号R−Y/B −Y水平同期信号H3,
垂直同期信号vS、再生エンベロープの欠如(ドロップ
アウト)に応じて生じるドロップアウト検出信号DOP
、再生映像信号のカラーまたはモノクロを判別する信号
が形成される。
再生プロセス回路5に供給され、ここで再生輝度信号Y
9色差線順次信号R−Y/B −Y水平同期信号H3,
垂直同期信号vS、再生エンベロープの欠如(ドロップ
アウト)に応じて生じるドロップアウト検出信号DOP
、再生映像信号のカラーまたはモノクロを判別する信号
が形成される。
尚、この再生プロセス回路にはアンプ4の出力のエンベ
ロープ検出を行ってドロップアウト検出を行うエンベロ
ープ検出回路、アンプ4の出力から水平垂直の同期信号
を抽出する同期信号分離回路、色信号のレベルを検出し
て再生映像信号のカラーかモノクロを判別する回路が含
まれる。これらの回路は夫々公知なるものであるので詳
細は省略する。
ロープ検出を行ってドロップアウト検出を行うエンベロ
ープ検出回路、アンプ4の出力から水平垂直の同期信号
を抽出する同期信号分離回路、色信号のレベルを検出し
て再生映像信号のカラーかモノクロを判別する回路が含
まれる。これらの回路は夫々公知なるものであるので詳
細は省略する。
上述の再生輝度信号Yは画像メモリ6および加算器7に
それぞれ供給される。また、再生色差線順次信号R−Y
/B−Yは画像メモリ6およびNTSCエンコーダ8に
それぞれ供給される。
それぞれ供給される。また、再生色差線順次信号R−Y
/B−Yは画像メモリ6およびNTSCエンコーダ8に
それぞれ供給される。
NTSCエンコーダ8はCPU14により付勢、非付勢
制御がなされ、出力端子9よりNTSC信号を外部に供
給する。
制御がなされ、出力端子9よりNTSC信号を外部に供
給する。
再生プロセス回路5にて生成された水平同期信号H3,
垂直同期信号vSおよびドロップアウト検出信号DOP
はメモリコントロール回路12にそれぞれ供給される。
垂直同期信号vSおよびドロップアウト検出信号DOP
はメモリコントロール回路12にそれぞれ供給される。
また、本図には示されていないが磁気シート1には回転
位相検出用の磁性片が付着されている。この磁性片はP
Gへラド17により検出され、アンプ18を介してCP
U14およびモータードライブ回路30にPGパルスが
供給される。
位相検出用の磁性片が付着されている。この磁性片はP
Gへラド17により検出され、アンプ18を介してCP
U14およびモータードライブ回路30にPGパルスが
供給される。
メモリコントロール回路12は、CPU14からの制御
信号に従って、画像メモリ6の書き込み/続出し動作を
制御する。このメモリコントロール回路12は、再生輝
度Y信号および色差線順次信号R−Y/B−Yを画像メ
モリ6ヘフリーズするために、アドレスバスおよびデー
タバスを介して書き込み/続出し制御を行う。
信号に従って、画像メモリ6の書き込み/続出し動作を
制御する。このメモリコントロール回路12は、再生輝
度Y信号および色差線順次信号R−Y/B−Yを画像メ
モリ6ヘフリーズするために、アドレスバスおよびデー
タバスを介して書き込み/続出し制御を行う。
キャラクタジェネレータ11はCPU14からの制御信
号に応答して現在のトラック位置情報などを加算器7へ
出力し、当該トラック位置情報などを表示画面上に重畳
表示させる。
号に応答して現在のトラック位置情報などを加算器7へ
出力し、当該トラック位置情報などを表示画面上に重畳
表示させる。
ヘッドドライバ19はCPU14から送出されるトラッ
ク送り指令制御信号に基づき、ヘッド2Aおよび2Bを
磁気シート1の半径方向に移動制御する。
ク送り指令制御信号に基づき、ヘッド2Aおよび2Bを
磁気シート1の半径方向に移動制御する。
送信回路15は、画像メモリ6から読出された映像デー
タを送信用の信号形態(AM、FM信号等)に変換し、
出力端子16を介して図示しない伝送ライン側に出力す
る。
タを送信用の信号形態(AM、FM信号等)に変換し、
出力端子16を介して図示しない伝送ライン側に出力す
る。
CPU14には、次に述べる各種のスイッチ20〜30
が接続されている。
が接続されている。
スイッチ20. 21はそれぞれトラック番号が増加ま
たは減少する方向へヘッド2A、2Bを移動制御するた
めのアップ/ダウンスイッチである。スイッチ22は画
像メモリ6から読出された再生映像信号を送信回路15
を介して伝送するための伝送スタートスイッチである。
たは減少する方向へヘッド2A、2Bを移動制御するた
めのアップ/ダウンスイッチである。スイッチ22は画
像メモリ6から読出された再生映像信号を送信回路15
を介して伝送するための伝送スタートスイッチである。
これに対し、スイッチ23は上記伝送動作を中断するた
めの伝送停止スイッチである。
めの伝送停止スイッチである。
スイッチ30は伝送モードを選択するための伝送モード
選択スイッチであり、この中には、モノクロフィールド
伝送モードを選択するスイッチ24、モノクロフレーム
伝送モードを選択するスイッチ25およびカラーフィー
ルド伝送モードを選択するスイッチ26が含まれている
。これら伝送モードスイッチ24〜25の作動は互いに
排他的であつて、いずれか1つのスイッチのみが選択押
下されるものである。
選択スイッチであり、この中には、モノクロフィールド
伝送モードを選択するスイッチ24、モノクロフレーム
伝送モードを選択するスイッチ25およびカラーフィー
ルド伝送モードを選択するスイッチ26が含まれている
。これら伝送モードスイッチ24〜25の作動は互いに
排他的であつて、いずれか1つのスイッチのみが選択押
下されるものである。
スイッチ27は再生モード(フィールド再生またはフレ
ーム再生)を選択するためのスイッチであり、このスイ
ッチの設定に応じて、CPU14は スイッチ回路29
をA端子側またはB端子側のいずれかに固定するか、あ
るいはフィールド毎に交互に切換るかの判別を行う。
ーム再生)を選択するためのスイッチであり、このスイ
ッチの設定に応じて、CPU14は スイッチ回路29
をA端子側またはB端子側のいずれかに固定するか、あ
るいはフィールド毎に交互に切換るかの判別を行う。
スイッチ28は上述したNTSCエンコーダ8を介して
NTSC信号を出力するか否かを選択するためのスイッ
チである。
NTSC信号を出力するか否かを選択するためのスイッ
チである。
LED (発光ダイオード)13は、伝送中(送信回路
15が作動中)であることを表示する送信ビジー表示用
LEDである。
15が作動中)であることを表示する送信ビジー表示用
LEDである。
上述した画像メモリ6は、輝度信号Yおよび色差線順次
信号R−Y/B−Yを1フイールドまたはlフレーム分
だけフリーズするための画像記憶領域が必要である。
信号R−Y/B−Yを1フイールドまたはlフレーム分
だけフリーズするための画像記憶領域が必要である。
第2図は、画像メモリの記憶領域を示す模式図である。
本図においては、lフィールドの画像を水平方向に64
0画素、垂直方向に256画素の解像度を持つようにメ
モリ構成した例を示しである。
0画素、垂直方向に256画素の解像度を持つようにメ
モリ構成した例を示しである。
第3図は、画像メモリ6への輝度信号の記録フォーマッ
トを示す図である。ここで、Y a 、 bとは上から
b番目であってラインの左からa番目の画素の輝度信号
を表すものとする。またり。とは、n番目のラインのド
ロップアウト情報を表わすものとする。すなわち、輝度
信号の記憶領域において、水平方向の最後の画素(64
0番目の画素)には、輝度信号に換えてドロップアウト
情報が書き込まれる。
トを示す図である。ここで、Y a 、 bとは上から
b番目であってラインの左からa番目の画素の輝度信号
を表すものとする。またり。とは、n番目のラインのド
ロップアウト情報を表わすものとする。すなわち、輝度
信号の記憶領域において、水平方向の最後の画素(64
0番目の画素)には、輝度信号に換えてドロップアウト
情報が書き込まれる。
第4図は、第3図に示したドロップアウト情報Dnのビ
ット割当てを示す図である。本実施例では、1画素分の
画像データを構成する8ビツトのうち最後の1ビツト(
LSB)が“ドロップアウト情報”を表すビットとして
割当てられている。このビット(LSB)が“θ″にク
リアされているときには当該ラインにはドロップアウト
が存在しないことを示し、lにセットされているときに
は当該ラインにドロップアウトが存在することを示す。
ット割当てを示す図である。本実施例では、1画素分の
画像データを構成する8ビツトのうち最後の1ビツト(
LSB)が“ドロップアウト情報”を表すビットとして
割当てられている。このビット(LSB)が“θ″にク
リアされているときには当該ラインにはドロップアウト
が存在しないことを示し、lにセットされているときに
は当該ラインにドロップアウトが存在することを示す。
なお、第4図には1ビツトのみを用いたが本発明はこれ
に限らず、例えば全ビットにドロップアウトの存在を示
すビットを割りあててもよい。また、画像メモリとは別
のメモリに各ラインのドロップアウトの有無を書き込ん
でもよい。
に限らず、例えば全ビットにドロップアウトの存在を示
すビットを割りあててもよい。また、画像メモリとは別
のメモリに各ラインのドロップアウトの有無を書き込ん
でもよい。
次に、第3図に示す記録フォーマットに従った書き込み
手順を説明する。
手順を説明する。
画像メモリ6への書き込み中に、再生プロセス回路5か
らドロップアウト検出信号DOPがメモリコントロール
回路12に送られてくると、メモリコントロール回路1
2は再生輝度信号Yに替えて、255レベル(8ビツト
で量子化する場合の最高レベル)を表すディジタルデー
タを当該画素位置(ドロップアウトが生じている画素位
置)へ書き込む。
らドロップアウト検出信号DOPがメモリコントロール
回路12に送られてくると、メモリコントロール回路1
2は再生輝度信号Yに替えて、255レベル(8ビツト
で量子化する場合の最高レベル)を表すディジタルデー
タを当該画素位置(ドロップアウトが生じている画素位
置)へ書き込む。
このように処理することにより、画像メモリ6内にはド
ロップアウトを表す上記255レベルデータと、再生輝
度信号YをA/D変換することにより得られた真の25
5レベルのデータとが混在するが、第4図に示したドロ
ップアウト情報Dnの有無により、真の再生輝度信号で
あるか否かを判別することが可能である。但し、これら
両255レベルが同一ライン上に併存する場合には、ド
ロップアウトの位置を誤って判定することも有り得るが
、一般的にいって最高レベル(255レベル)の再生輝
度信号Yが入力されることは稀であり、また仮に誤判定
をしたとしても以下に述べる補間が行われるだけである
ので、大きな画質の劣化とはなり得ない。
ロップアウトを表す上記255レベルデータと、再生輝
度信号YをA/D変換することにより得られた真の25
5レベルのデータとが混在するが、第4図に示したドロ
ップアウト情報Dnの有無により、真の再生輝度信号で
あるか否かを判別することが可能である。但し、これら
両255レベルが同一ライン上に併存する場合には、ド
ロップアウトの位置を誤って判定することも有り得るが
、一般的にいって最高レベル(255レベル)の再生輝
度信号Yが入力されることは稀であり、また仮に誤判定
をしたとしても以下に述べる補間が行われるだけである
ので、大きな画質の劣化とはなり得ない。
第5図はメモリコントロール回路12の要部の詳細な構
成ブロック図、第6図は画像メモリ6の全体構成および
メモリコントロール回路の一部の構成を示すブロック図
である。
成ブロック図、第6図は画像メモリ6の全体構成および
メモリコントロール回路の一部の構成を示すブロック図
である。
第5図において、入力端子125.126および127
にはそれぞれ再生プロセス回路5から供給されたドロッ
プアウト検出信号DOP、水平同期信号H8および垂直
同期信号vSが供給される。すると、水平同期信号H3
に同期した書き込み信号wpが書き込み信号発生器12
3により生成され、出力端子12Aから画像メモリ6へ
送出される。
にはそれぞれ再生プロセス回路5から供給されたドロッ
プアウト検出信号DOP、水平同期信号H8および垂直
同期信号vSが供給される。すると、水平同期信号H3
に同期した書き込み信号wpが書き込み信号発生器12
3により生成され、出力端子12Aから画像メモリ6へ
送出される。
アドレス発生器124は、書き込み信号発生器123よ
り供給された書き込み信号WPと水平同期信号H5と垂
直同期信号VSとに基づいて適宜メモリアドレス信号A
DR3を生成し、バス12Cを介して画像メモリ6へ供
給する。
り供給された書き込み信号WPと水平同期信号H5と垂
直同期信号VSとに基づいて適宜メモリアドレス信号A
DR3を生成し、バス12Cを介して画像メモリ6へ供
給する。
また、アドレス発生器124はメモリアドレス信号AD
R3の生成と同時に、ライン内での最終画素位置を表す
信号LEを発生し、出力端子12Bを介して画像メモリ
6へ送出する。この信号LEは、メモリコントロール回
路12内に設けられているバッファアンプ121,12
2の出力コントロール用ゲートへも供給される。
R3の生成と同時に、ライン内での最終画素位置を表す
信号LEを発生し、出力端子12Bを介して画像メモリ
6へ送出する。この信号LEは、メモリコントロール回
路12内に設けられているバッファアンプ121,12
2の出力コントロール用ゲートへも供給される。
上述したバッファアンプ121の入力端には再生プロセ
ス回路5からドロップアウト検出信号DOPが導入され
ており、ライン内の最終画素位置以外では出力端子12
8よりドロップアウト検出信号DOP2が画像メモリ6
へ供給される。最終画素位置ではバッファアンプ121
の出力は禁止される。
ス回路5からドロップアウト検出信号DOPが導入され
ており、ライン内の最終画素位置以外では出力端子12
8よりドロップアウト検出信号DOP2が画像メモリ6
へ供給される。最終画素位置ではバッファアンプ121
の出力は禁止される。
セット/リセット形フリップフロップ120は水平同期
信号1−I Sによりリセットされ、ドロップアウト検
出信号DOPによりセットされる。従って、このフリッ
プフロップ120には当該ラインでドロップアウトが発
生したか否かを表す情報が格納されることになる。
信号1−I Sによりリセットされ、ドロップアウト検
出信号DOPによりセットされる。従って、このフリッ
プフロップ120には当該ラインでドロップアウトが発
生したか否かを表す情報が格納されることになる。
セット/リセット形フリップフロップ120の出力信号
はバッファアンプ122に導入される。そして、最終画
素位置を示す信号LEの送出に応答して、出力端子12
9からドロップアウト情報DODが画像、メモリ6へ供
給される。
はバッファアンプ122に導入される。そして、最終画
素位置を示す信号LEの送出に応答して、出力端子12
9からドロップアウト情報DODが画像、メモリ6へ供
給される。
第6図に示されるように、再生プロセス回路5から供給
された輝度/色差信号は入力端子60.ローパスフィル
タ61.A/Dコンバータ62を経て図示していないが
複数のバッフアンプ63に入力される。このA/Dコン
バータ62は、メモリコントロール回路12から供給さ
れた書き込み信号WPに同期してアナログ・デジタル変
換動作を行う。また、バッファアンプ63は、ドロップ
アウト検出信号DOP2あるいはライン内の最終画素位
置を表す信号LEのいずれかに応答して、A/Dコンバ
ータ62の出力を禁止する。従って、信号LEによりバ
ッファアンプ63からの出力が禁止された場合、バッフ
ァアンプ68を介して上記信号DOD (ドロップアウ
ト情報)がメモリ69へ供給される。換言すれば、上記
信号LEの発生時には、映像信号の代わりにドロップア
ウト情報DODが書き込まれる。他方、ドロップアウト
検出信号DOP2によりバッファアンプ63からの出力
が禁止された場合には、プルアップ抵抗6Eの作用によ
り最高レベルのデータ(8ビツトの場合“255”レベ
ル)がメモリ69に書き込まれる。なお、第6図におい
ては図示していないが、バッファアンプ63.68、プ
ルアップ抵抗は複数設けられており、ドロップアウトが
生じた場合にはLE倍信号応じてやはり最高レベルのデ
ータが書き込まれる。
された輝度/色差信号は入力端子60.ローパスフィル
タ61.A/Dコンバータ62を経て図示していないが
複数のバッフアンプ63に入力される。このA/Dコン
バータ62は、メモリコントロール回路12から供給さ
れた書き込み信号WPに同期してアナログ・デジタル変
換動作を行う。また、バッファアンプ63は、ドロップ
アウト検出信号DOP2あるいはライン内の最終画素位
置を表す信号LEのいずれかに応答して、A/Dコンバ
ータ62の出力を禁止する。従って、信号LEによりバ
ッファアンプ63からの出力が禁止された場合、バッフ
ァアンプ68を介して上記信号DOD (ドロップアウ
ト情報)がメモリ69へ供給される。換言すれば、上記
信号LEの発生時には、映像信号の代わりにドロップア
ウト情報DODが書き込まれる。他方、ドロップアウト
検出信号DOP2によりバッファアンプ63からの出力
が禁止された場合には、プルアップ抵抗6Eの作用によ
り最高レベルのデータ(8ビツトの場合“255”レベ
ル)がメモリ69に書き込まれる。なお、第6図におい
ては図示していないが、バッファアンプ63.68、プ
ルアップ抵抗は複数設けられており、ドロップアウトが
生じた場合にはLE倍信号応じてやはり最高レベルのデ
ータが書き込まれる。
双方向性バッファ回路6BにはCPU14からのデータ
バスが、入力端子6DにはCPU14からの制御信号ラ
インが接続されており、CPU14からメモリ69のア
クセスが可能となっている。またメモリ69のアドレス
バスはCPUからのアドレスバスADRC。
バスが、入力端子6DにはCPU14からの制御信号ラ
インが接続されており、CPU14からメモリ69のア
クセスが可能となっている。またメモリ69のアドレス
バスはCPUからのアドレスバスADRC。
アドレス発生器124からのアドレスバスADR8を切
換回路130により切換えるよう構成されている。
換回路130により切換えるよう構成されている。
なおこの切換えはCPUからの制御信号6Eにより行わ
れる。
れる。
第7図は、ヘッド送り及び伝送動作の開始・終了等を行
うための全体ルーチンを示す。電源が投入されると、伝
送フラグT X 、F L Gを“0″にリセットシ、
インターラブドマスク用フラグI RQ M S Kを
“l”にセットする(step7−1)。TX、FLG
は、伝送中は“1“にセットされ、伝送していないとき
には“0”にクリアされるものである。またIRQMS
Kは“1”で伝送インターラブドルーチンを禁止し、“
0”で開始するものである。アップ・スイッチ2゜が押
されると(S7−2)、トラック番号が増加する方向ニ
ヘッド2A、2Bを送り(S7−4)、CPU1d内に
保持するトラック番号をインクリメントする(S7−5
)。このとき再生モードとしてはモード選択スイッチ2
7に応じて、フィールド再生又はフレーム再生の何れか
が選択される。また、ステップ57−5でトラック番号
がインクリメントされたのに応じて、モニタ装置lOで
のトラック番号の表示を更新するために、キャラクタ・
ジェネレータ11の表示トラック番号データをも変更す
る。
うための全体ルーチンを示す。電源が投入されると、伝
送フラグT X 、F L Gを“0″にリセットシ、
インターラブドマスク用フラグI RQ M S Kを
“l”にセットする(step7−1)。TX、FLG
は、伝送中は“1“にセットされ、伝送していないとき
には“0”にクリアされるものである。またIRQMS
Kは“1”で伝送インターラブドルーチンを禁止し、“
0”で開始するものである。アップ・スイッチ2゜が押
されると(S7−2)、トラック番号が増加する方向ニ
ヘッド2A、2Bを送り(S7−4)、CPU1d内に
保持するトラック番号をインクリメントする(S7−5
)。このとき再生モードとしてはモード選択スイッチ2
7に応じて、フィールド再生又はフレーム再生の何れか
が選択される。また、ステップ57−5でトラック番号
がインクリメントされたのに応じて、モニタ装置lOで
のトラック番号の表示を更新するために、キャラクタ・
ジェネレータ11の表示トラック番号データをも変更す
る。
ステップ57−2でアップ・スイッチ20が閉成されて
いなければ次にダウン・スイッチ21が閉成されていな
いかどうかを調べ(S7−3)、閉成されていればステ
ップ57−4,57−5とは逆にトラック番号の減少方
向にヘッドを送り(S7−6)、CPU14のトラック
番号を1だけデクリメントする(S7−7)。
いなければ次にダウン・スイッチ21が閉成されていな
いかどうかを調べ(S7−3)、閉成されていればステ
ップ57−4,57−5とは逆にトラック番号の減少方
向にヘッドを送り(S7−6)、CPU14のトラック
番号を1だけデクリメントする(S7−7)。
トラック番号のデクリメントに応じてキャラクタ・ジェ
ネレータ11の表示トラック番号データも変更する。
ネレータ11の表示トラック番号データも変更する。
次に、ステップ57−8で伝送フラグTX、FLGの状
態を判別し、“θ′即ち非伝送状態であればステップ5
7−9以下へ分岐し、“1”即ち伝送状態であればステ
ップS7−15以下へ分岐する。
態を判別し、“θ′即ち非伝送状態であればステップ5
7−9以下へ分岐し、“1”即ち伝送状態であればステ
ップS7−15以下へ分岐する。
ステップ57−9では伝送スタート・スイッチ22が押
されたか否かを調べ、押されれば、再生モード・スイッ
チ27で決まる再生モード及び、伝送モードスイッチ2
4.25.26により選択される伝送モードに従い、表
1に示す区分で各信号がメモリ回路6にフリーズ(書込
)される。
されたか否かを調べ、押されれば、再生モード・スイッ
チ27で決まる再生モード及び、伝送モードスイッチ2
4.25.26により選択される伝送モードに従い、表
1に示す区分で各信号がメモリ回路6にフリーズ(書込
)される。
ここでは、再生モード・スイッチ27がフィールド再生
を指定している場合、メモリM。には輝度信号Yが格納
され、伝送モードがカラー・フィールド・モード(スイ
ッチ26)になっている時にのみメモリM1に色差線順
次信号(R−Y)/ (B−Y)が格納される。また、
再生モードがフィールドであって再生信号がモノの場合
であってモノクロ・フレーム・モード(スイッチ25)
が指定されているときには、1フイ一ルド分の輝度信号
のみをメモリMoに収容する。また実際の再生信号がモ
ノクロであるにもかかわらず、カラー・フィールド伝送
モードが設定されているときには、輝度信号Yのみをメ
モリMOに収容しメモリM1には何も書き込まない。
を指定している場合、メモリM。には輝度信号Yが格納
され、伝送モードがカラー・フィールド・モード(スイ
ッチ26)になっている時にのみメモリM1に色差線順
次信号(R−Y)/ (B−Y)が格納される。また、
再生モードがフィールドであって再生信号がモノの場合
であってモノクロ・フレーム・モード(スイッチ25)
が指定されているときには、1フイ一ルド分の輝度信号
のみをメモリMoに収容する。また実際の再生信号がモ
ノクロであるにもかかわらず、カラー・フィールド伝送
モードが設定されているときには、輝度信号Yのみをメ
モリMOに収容しメモリM1には何も書き込まない。
再生モードスイッチ27がフレーム再生を指定している
場合、フィールド毎に奇数フィールドと偶数フィールド
とが繰り返して再生されるが、図示例では、伝送スター
ト・スイッチ22が押された時のその後に現れるフィー
ルドが取り込まれるようになっている。
場合、フィールド毎に奇数フィールドと偶数フィールド
とが繰り返して再生されるが、図示例では、伝送スター
ト・スイッチ22が押された時のその後に現れるフィー
ルドが取り込まれるようになっている。
第8図及び第9図にフィールド・メモリMO。
M、の映像信号の収容状態を模式的に図示した。第8図
はカラー・フィールド信号が収容されている状態を示し
、第9図はフレーム信号の2フイ一ルド分の輝度信号が
収容されている状態を示す。
はカラー・フィールド信号が収容されている状態を示し
、第9図はフレーム信号の2フイ一ルド分の輝度信号が
収容されている状態を示す。
第7図に戻り、5tep7−10でメモリ・フリーズ動
作を終了すると、ドロップアウト補償ルーチン(ste
p7−11)に移る。補償の詳細を第10図に示す。
作を終了すると、ドロップアウト補償ルーチン(ste
p7−11)に移る。補償の詳細を第10図に示す。
まず、この補償ルーチンでは垂直アドレスYを0にリセ
ットしく5teplO−1)、水平アドレスXを第3図
で示した第640列のドロップアウト情報を検出するた
めに、値640を代入する(stepl。
ットしく5teplO−1)、水平アドレスXを第3図
で示した第640列のドロップアウト情報を検出するた
めに、値640を代入する(stepl。
−2)。アドレス(x、y)の値り、をアクセスし、ド
ロップアウトフラグが“1”か“0”かを検出しく5t
eplo−3)、ドロップアウトが存在しなければ5t
eplo−18へ分岐し、垂直アドレスYをインクリメ
ントし、次のラインの検出のための準備を行う。一方、
ドロップアウトが存在する場合には、水平アドレスXを
1にしく5teplO−4)、ラインの左端の画素から
順次前述したドロップアウトの発生を表すレベルを検出
してい((stepto−5)。
ロップアウトフラグが“1”か“0”かを検出しく5t
eplo−3)、ドロップアウトが存在しなければ5t
eplo−18へ分岐し、垂直アドレスYをインクリメ
ントし、次のラインの検出のための準備を行う。一方、
ドロップアウトが存在する場合には、水平アドレスXを
1にしく5teplO−4)、ラインの左端の画素から
順次前述したドロップアウトの発生を表すレベルを検出
してい((stepto−5)。
ドロップアウトが発生していない場合には5tepl。
−16以下へ分岐し、水平アドレスXをインクリメント
し、ドロップアウト画素である場合には、伝送モードの
判断を行う(steplO−6)。伝送モードは表1で
説明した様に、メモリM。1M1にy信号をフリーズす
るのをフレームモードとし、他はフィールドモードと考
える。フィールドモードの場合は、メモリM。を設定し
た後(steplo−7)、第11図に示す(a)〜(
d)のドロップアウト発生状態に応じて補償アルゴリズ
ムを適宜選択する( s t e p 10−8 )。
し、ドロップアウト画素である場合には、伝送モードの
判断を行う(steplO−6)。伝送モードは表1で
説明した様に、メモリM。1M1にy信号をフリーズす
るのをフレームモードとし、他はフィールドモードと考
える。フィールドモードの場合は、メモリM。を設定し
た後(steplo−7)、第11図に示す(a)〜(
d)のドロップアウト発生状態に応じて補償アルゴリズ
ムを適宜選択する( s t e p 10−8 )。
第11図はドロップアウトの発生状態を示す図で、横の
ラインは水平走査線を示し、下の数式はその補償アルゴ
リズムを説明している。
ラインは水平走査線を示し、下の数式はその補償アルゴ
リズムを説明している。
第11図においてXラインが補償すべきラインでA。
BがXに隣接するラインを示しており、上下の記号がド
ロップアウトの状態を示す。○はドロップアウトが存在
しない場合、△は既にドロップアウト補償済みのライン
で、第3図に示したドロップアウトフラグが“l”にな
っているラインを表わす。
ロップアウトの状態を示す。○はドロップアウトが存在
しない場合、△は既にドロップアウト補償済みのライン
で、第3図に示したドロップアウトフラグが“l”にな
っているラインを表わす。
Xはドロップアウトの未補償の画素を表わす。ここで(
a)に示す様に上下のラインではドロップアウトが生じ
てなく、Xのラインのみでドロップアウトが生じている
場合は、上下ラインの平均補間を行い、(b)に示す前
ライン画素が何らかの補償をされている場合には、最も
信頼性のある次のラインで補間する。(C)に示す様な
XとBに示す2ラインでドロップアウトが生じている場
合は次のラインで補償不可能であるので、前ライン補間
を行う。
a)に示す様に上下のラインではドロップアウトが生じ
てなく、Xのラインのみでドロップアウトが生じている
場合は、上下ラインの平均補間を行い、(b)に示す前
ライン画素が何らかの補償をされている場合には、最も
信頼性のある次のラインで補間する。(C)に示す様な
XとBに示す2ラインでドロップアウトが生じている場
合は次のラインで補償不可能であるので、前ライン補間
を行う。
(d)に示す場合は(C)に示す場合と似ているが、前
ラインが既に補償済みであるので、前ラインで再び補償
する。
ラインが既に補償済みであるので、前ラインで再び補償
する。
こうしてメモリM0側のドロップアウト補償を終えると
、カラーモードか否かを判断しく5teplO−9)、
カラーモードならばメモリM1を設定後(stepl。
、カラーモードか否かを判断しく5teplO−9)、
カラーモードならばメモリM1を設定後(stepl。
−10)、第12図に示すアルゴリズムで線順次色差信
号のドロップアウト補償を行う(steplO−11)
。
号のドロップアウト補償を行う(steplO−11)
。
第12図では、第11図と同様、2ライン離れた線順次
となっている色差信号のうち同種類の色差信号を用いて
補償動作を行う。尚、E、 FはXと隣接するラインを
示しているが、このラインにはA。
となっている色差信号のうち同種類の色差信号を用いて
補償動作を行う。尚、E、 FはXと隣接するラインを
示しているが、このラインにはA。
X、 Hに示したラインの色差信号とは種類の異なる信
号が記録されているので、補償動作には用いない。
号が記録されているので、補償動作には用いない。
一方、5teplo−6でフレームモードと判断された
場合には垂直ラインアドレスYが奇数ラインか偶数ライ
ンかを判断しく5teplO−12)、奇数ラインの場
合には表1で説明したYoのメモリを設定しく読み出す
様にし) (steplO−13)、偶数ラインの場合
にはYEのメモリを設定する(読み出す様にする) (
steplo−14)。メモリの設定が終わると、第1
3図に示すアルゴリズムで補償動作を行う(stepl
O−15)。第13図で実線のラインA、 Bは同一フ
ィールド内の上下ラインを示し、破線のラインC,Dは
フレームで考えた場合の上下ライン(他フィールド内)
を示す。基本的には、フレームの上下ライン少な(とも
いずれかで補償するが((a)〜(C))、(d)の場
合の様に逆フィールドの上下ラインの信頼性が落ちてい
る場合には、第11図で示した同一フィールド内での補
償を行う様にしている。
場合には垂直ラインアドレスYが奇数ラインか偶数ライ
ンかを判断しく5teplO−12)、奇数ラインの場
合には表1で説明したYoのメモリを設定しく読み出す
様にし) (steplO−13)、偶数ラインの場合
にはYEのメモリを設定する(読み出す様にする) (
steplo−14)。メモリの設定が終わると、第1
3図に示すアルゴリズムで補償動作を行う(stepl
O−15)。第13図で実線のラインA、 Bは同一フ
ィールド内の上下ラインを示し、破線のラインC,Dは
フレームで考えた場合の上下ライン(他フィールド内)
を示す。基本的には、フレームの上下ライン少な(とも
いずれかで補償するが((a)〜(C))、(d)の場
合の様に逆フィールドの上下ラインの信頼性が落ちてい
る場合には、第11図で示した同一フィールド内での補
償を行う様にしている。
こうして、1画素の補償が終わると、水平アドレスXを
インクリメントしく5teplO−16)、これが最終
アドレス640か否かを判断しく5teplo−17)
、640未満ならば5teplo−5以下のルーチンを
繰り返し、640であれば垂直アドレスYをインクリメ
ントしく5teplO−18)、フィールド又はフレー
ムの全ラインの補償を終了するまでs t e p 1
0−3以下を繰り返す(steplo−19)。
インクリメントしく5teplO−16)、これが最終
アドレス640か否かを判断しく5teplo−17)
、640未満ならば5teplo−5以下のルーチンを
繰り返し、640であれば垂直アドレスYをインクリメ
ントしく5teplO−18)、フィールド又はフレー
ムの全ラインの補償を終了するまでs t e p 1
0−3以下を繰り返す(steplo−19)。
以上の様に第7図に示した5tep7−11ではドロッ
プアウトの補償が行われるが、この補償が完了すると、
伝送のためのパラメータを初期化する(step7−1
2)。ここでは後述する伝送インターラブドルーチン内
の水平、垂直アドレスX、Yを1にセットし、伝送枚数
を表わす変数iを表1に従って決定する。次に伝送中フ
ラグTX、FLGを“l”にセットしく5tep7−1
3)、伝送インターラブドルーチンを開始させるための
マスクフラグIRQMSKをクリアし、これを開始する
様にするとともに、TXBUSY LED13を点灯
する(step7−14)。
プアウトの補償が行われるが、この補償が完了すると、
伝送のためのパラメータを初期化する(step7−1
2)。ここでは後述する伝送インターラブドルーチン内
の水平、垂直アドレスX、Yを1にセットし、伝送枚数
を表わす変数iを表1に従って決定する。次に伝送中フ
ラグTX、FLGを“l”にセットしく5tep7−1
3)、伝送インターラブドルーチンを開始させるための
マスクフラグIRQMSKをクリアし、これを開始する
様にするとともに、TXBUSY LED13を点灯
する(step7−14)。
次に5tep7−8で、伝送中であると判断された場合
には、伝送ストップスイッチ23が押されたかどうかを
検出しく5tep7−15)、押されればIRQMSK
を“l”にセットして伝送インターラブドを禁止すると
ともに(step7−16)、TX、FLGをクリアし
、TX BUSY LEDを清澄する(step7
−17)。
には、伝送ストップスイッチ23が押されたかどうかを
検出しく5tep7−15)、押されればIRQMSK
を“l”にセットして伝送インターラブドを禁止すると
ともに(step7−16)、TX、FLGをクリアし
、TX BUSY LEDを清澄する(step7
−17)。
こうして、再生ルーチン、伝送ルーチンを終えると、5
tep7−2に戻り前述の制御をくり返す。
tep7−2に戻り前述の制御をくり返す。
第14図は伝送用の割り込みルーチンのフローチャート
を示す。割り込みが開始されると、伝送データDi (
X、Y)を表1に従ッテメモリM。1Mlから形成する
(S14−1)。尚、表1のM′ はフィールド再生し
た輝度信号をフレームに拡張するために疑似フレームに
したものであり、メモリM。と全く同一の内容にしても
、前後2ラインの平均としてもよい。
を示す。割り込みが開始されると、伝送データDi (
X、Y)を表1に従ッテメモリM。1Mlから形成する
(S14−1)。尚、表1のM′ はフィールド再生し
た輝度信号をフレームに拡張するために疑似フレームに
したものであり、メモリM。と全く同一の内容にしても
、前後2ラインの平均としてもよい。
こうして伝送データDi (X、 Y)が得られると
、これを送信回路15に供給しく514−2)、伝送用
の信号形態に変換し出力端子16から出力する。こうし
てlデータの伝送を終了すると、水平アドレスXを1だ
けインクリメントしく514−3)、その結果が水平の
最大アドレス値640以下であれば(S14−4)、割
り込みルーチンを終了する。640より大きければ15
42分のデータ伝送が終了したことになるので、Xを1
にしく514−5)、垂直アドレスYを1だけインクリ
メントする(S14−6)。そのYが最終ライン番号、
即ち256以下ならば割り込みルーチンを終了しく51
4−7)、大きければYを1にセットしく514−8)
、伝送フィールド数を表わす変数iを1だけインクリメ
ントする(S14−9)。
、これを送信回路15に供給しく514−2)、伝送用
の信号形態に変換し出力端子16から出力する。こうし
てlデータの伝送を終了すると、水平アドレスXを1だ
けインクリメントしく514−3)、その結果が水平の
最大アドレス値640以下であれば(S14−4)、割
り込みルーチンを終了する。640より大きければ15
42分のデータ伝送が終了したことになるので、Xを1
にしく514−5)、垂直アドレスYを1だけインクリ
メントする(S14−6)。そのYが最終ライン番号、
即ち256以下ならば割り込みルーチンを終了しく51
4−7)、大きければYを1にセットしく514−8)
、伝送フィールド数を表わす変数iを1だけインクリメ
ントする(S14−9)。
変数iを伝送フィールド数を表すパラメータ■と比較し
く514−10)、■以下ならば割り込みを終了し、■
より大きければ所定のフィールド分の伝送が終了したこ
とになるのでIRQ、MSKを1にセットして以後の割
り込みを禁止しく514−11)、伝送中フラグTX、
FLGを0にリセットする(S14−12)。
く514−10)、■以下ならば割り込みを終了し、■
より大きければ所定のフィールド分の伝送が終了したこ
とになるのでIRQ、MSKを1にセットして以後の割
り込みを禁止しく514−11)、伝送中フラグTX、
FLGを0にリセットする(S14−12)。
これまで述べた実施例では輝度信号用画像メモリにドロ
ップアウト情報を書き込む構成としたが、色差信号用画
像メモリに同様のドロップアウト情報を書き込むことも
可能である。
ップアウト情報を書き込む構成としたが、色差信号用画
像メモリに同様のドロップアウト情報を書き込むことも
可能である。
また記録媒体としては磁気ディスクを示したが、本発明
はこれに限るものではな(榴々の媒体を用いることが出
来る。
はこれに限るものではな(榴々の媒体を用いることが出
来る。
また、本実施例では640(水平) x256 (垂直
)の画像メモリを用いたが、画像のサイズ画素数に合わ
せて所望の画像メモリを用いることができる。
)の画像メモリを用いたが、画像のサイズ画素数に合わ
せて所望の画像メモリを用いることができる。
更に、ドロップアウトが発生した時の置換データも“2
55”レベルに限定する必要はなく、他の任意の値を設
定することが可能である。しかも、ドロップアウト情報
の書込み位置として、水平方向の最終画素位置とする必
要はな(、任意の位置例えば最初の画素であってもよい
。
55”レベルに限定する必要はなく、他の任意の値を設
定することが可能である。しかも、ドロップアウト情報
の書込み位置として、水平方向の最終画素位置とする必
要はな(、任意の位置例えば最初の画素であってもよい
。
また、ドロップアウト情報を直接画像メモリ上にある特
定レベルで書き込んだが、これに限ることなくドロップ
アウト位置を知るために、画像メモリのアドレスと対応
するドロップアウトフラグ用のメモリを設定した場合で
も本発明は適用できる。
定レベルで書き込んだが、これに限ることなくドロップ
アウト位置を知るために、画像メモリのアドレスと対応
するドロップアウトフラグ用のメモリを設定した場合で
も本発明は適用できる。
以上、説明した実施例においては記録媒体である磁気シ
ート1から再生した画像信号の信号欠如を第1図の再生
プロセス回路5内のドロップアウト検出回路により検出
する様にしたが、本発明はこれに限るものではなく、例
えば、記録媒体からの再生に伴わなくても伝送路途中で
ドロップアウトが生じる信号であれば適用可能である。
ート1から再生した画像信号の信号欠如を第1図の再生
プロセス回路5内のドロップアウト検出回路により検出
する様にしたが、本発明はこれに限るものではなく、例
えば、記録媒体からの再生に伴わなくても伝送路途中で
ドロップアウトが生じる信号であれば適用可能である。
また本実施例においては信号欠如部分の近傍の欠如状態
に応じて欠如部分の補間アルゴリズムを決定する制御手
段を第10図に示したフローチャートの5teplo−
7,5tep10711,5teplO−15において
、第1図乃至第13図に示した補償を行うこととした。
に応じて欠如部分の補間アルゴリズムを決定する制御手
段を第10図に示したフローチャートの5teplo−
7,5tep10711,5teplO−15において
、第1図乃至第13図に示した補償を行うこととした。
本実施例の補間アルゴリズムは一例であって、これに限
るものではなく種々の変形が可能である。
るものではなく種々の変形が可能である。
以上説明した様に、本発明によれば信号欠如部分の欠如
状態に応じて補間アルゴリズムを決定したので、特に複
数ラインにわたって信号欠如が発生した場合にも良好に
補間動作が行え、この補間による視覚的効果は著しいも
のがある。
状態に応じて補間アルゴリズムを決定したので、特に複
数ラインにわたって信号欠如が発生した場合にも良好に
補間動作が行え、この補間による視覚的効果は著しいも
のがある。
第1図は本発明の一実施例の画像処理装置の全体のハー
ド構成を説明する図、 アウト補償のアルゴリズムを説明する図、第14図は伝
送インターラブドルーチンを説明する図。 1・・・・・・・・・磁気シート 6・・・・・・・・・画像メモリ 10・・・・・・・・・モニタ回路 水単方向 (/、/) −中
(640,l)弔?図 メ乞すM、
メモソH!(Q)
(1り)(1i) t
b)A−e−−一トー −→−−6− (61) (b) (C)
(メJ針’x−Bx=A 〆=
Δ (締什fすx−一乏一 (Q) (b) (C)(〆
](績横鮪X)X−二 X雷β ×=A
xyAA □ □ □ ご −=e−−−−−−◇−−−−−−噛一−−−一一
合−−−X −特−−−特−−→←−−×− p −−−6>−−−−−−X−−−−−−43−−
−−−一汁一3 □ □ □ ta+ (b)
(c) (d)
第73図
ド構成を説明する図、 アウト補償のアルゴリズムを説明する図、第14図は伝
送インターラブドルーチンを説明する図。 1・・・・・・・・・磁気シート 6・・・・・・・・・画像メモリ 10・・・・・・・・・モニタ回路 水単方向 (/、/) −中
(640,l)弔?図 メ乞すM、
メモソH!(Q)
(1り)(1i) t
b)A−e−−一トー −→−−6− (61) (b) (C)
(メJ針’x−Bx=A 〆=
Δ (締什fすx−一乏一 (Q) (b) (C)(〆
](績横鮪X)X−二 X雷β ×=A
xyAA □ □ □ ご −=e−−−−−−◇−−−−−−噛一−−−一一
合−−−X −特−−−特−−→←−−×− p −−−6>−−−−−−X−−−−−−43−−
−−−一汁一3 □ □ □ ta+ (b)
(c) (d)
第73図
Claims (1)
- 【特許請求の範囲】 画像信号の信号欠如部分を検出するための検出手段と、 上記信号欠如部分の近傍の欠如状態に応じて欠如部分の
補間アルゴズムを決定する制御手段と、を有することを
特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261014A JP2644506B2 (ja) | 1987-10-16 | 1987-10-16 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62261014A JP2644506B2 (ja) | 1987-10-16 | 1987-10-16 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01103385A true JPH01103385A (ja) | 1989-04-20 |
| JP2644506B2 JP2644506B2 (ja) | 1997-08-25 |
Family
ID=17355855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62261014A Expired - Fee Related JP2644506B2 (ja) | 1987-10-16 | 1987-10-16 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644506B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072144A (en) * | 1989-07-15 | 1991-12-10 | Matsushita Electric Works, Ltd. | Moving-coil linear motor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493940A (en) * | 1978-01-08 | 1979-07-25 | Victor Co Of Japan Ltd | Correcting unit of code word error |
| JPS5921145A (ja) * | 1982-05-17 | 1984-02-03 | ア−ルシ−エ− コ−ポレ−ション | 抽出映像信号の誤差サンプル隠蔽装置 |
| JPS60674A (ja) * | 1983-06-15 | 1985-01-05 | Nec Home Electronics Ltd | Pcm記録再生装置の誤り検出補正回路 |
-
1987
- 1987-10-16 JP JP62261014A patent/JP2644506B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493940A (en) * | 1978-01-08 | 1979-07-25 | Victor Co Of Japan Ltd | Correcting unit of code word error |
| JPS5921145A (ja) * | 1982-05-17 | 1984-02-03 | ア−ルシ−エ− コ−ポレ−ション | 抽出映像信号の誤差サンプル隠蔽装置 |
| JPS60674A (ja) * | 1983-06-15 | 1985-01-05 | Nec Home Electronics Ltd | Pcm記録再生装置の誤り検出補正回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072144A (en) * | 1989-07-15 | 1991-12-10 | Matsushita Electric Works, Ltd. | Moving-coil linear motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644506B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7062153B2 (en) | Reproducing apparatus with sub-picture processing function | |
| US9113022B2 (en) | Video display apparatus, video playback apparatus and method for controlling the same | |
| US20030043142A1 (en) | Image information transmission system | |
| JP2006033851A (ja) | 多次元映像フォーマットの変換装置及びその方法 | |
| JP6803463B2 (ja) | ディスプレイ装置及びその制御方法 | |
| JP2699876B2 (ja) | 映像信号処理装置 | |
| JP3556624B2 (ja) | 映像再生装置及び映像再生方法 | |
| JP2644506B2 (ja) | 画像処理装置 | |
| JP3110010U (ja) | ビデオカセットレコーダ一体型光ディスク装置および映像信号装置 | |
| JP3944954B2 (ja) | インターレース画像の静止画処理装置 | |
| JP3300103B2 (ja) | 静止画送出装置および静止画受信表示装置 | |
| JPS63208380A (ja) | 画像記憶装置 | |
| JPH05232914A (ja) | 画像表示装置 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JP2536405B2 (ja) | 映像信号切り替え回路 | |
| JP3240132B2 (ja) | 画像信号処理装置 | |
| JP3300412B2 (ja) | 画像再生装置 | |
| JP4912105B2 (ja) | 電子機器及びその制御方法 | |
| JP2687881B2 (ja) | ハイビジョン信号復号装置 | |
| JP2614617B2 (ja) | 画像処理装置 | |
| JP3633239B2 (ja) | 磁気記録再生装置 | |
| JPH0223078B2 (ja) | ||
| JP2002170296A (ja) | デジタル記録装置 | |
| JPH03117284A (ja) | 画像再生装置 | |
| JPS60182283A (ja) | 静止画再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |