JPH01105551A

JPH01105551A - 電子装置

Info

Publication number: JPH01105551A
Application number: JP62261542A
Authority: JP
Inventors: Yukinori Kitamura; 幸則北村; Sadao Ogura; 小倉　節生; Yasuaki Kowase; 小和瀬　靖明; Koichi Yamazaki; 幸一山崎
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1987-10-19
Filing date: 1987-10-19
Publication date: 1989-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電子技術、特に、電子装置の機能増大化技術
に関し、例えば、ＶＴＲにおけるヘッド制御用の半導体
集積回路装置（以下、ＩＣということがある。）等に利
用して有効なものに関する。

〔従来の技術〕

ＩＣ化の思想が進歩するにつれて、ｌ１ｌｌ器の機能拡
大と同時に、構成要素の増加を伴う傾向が急激に現れて
来て、サブシステム化、機能ユニット化へと構成要素の
規模が大きくなって来ている。そして、要求されるシス
テムの回路機能を全て、１チツプの半導体素子内に収容
できれば理想的であり、これに少しでも近づけるために
、ＬＳＩ化、超ＬＳＩ化へと大きな努力が払われている
。さらに今日では、機能の増大を図り、性能を落とさず
、複合機能を１チツプ内に収容しようとする超ＬＳＩの
実用開発が店売に行われている。

なお、ＩＣ化実装技術を述べである例としては、株式会
社工業調査会発行ｒｆｃ化実装技術」昭和５５年１月１
５日発行　Ｐ３〜Ｐ１１、がある。

〔発明が解決しようとする問題点〕

複合機能を１チツプ内に収容しようとする技術において
は、例えば、ＶＴＲにおけるビデオ信号処理用ＩＣにお
いて輝度信号を処理する機能と、色相信号を処理する機
能とを１チツプ内に収容しようとした場合、次のような
観点から１チツプ化するのは困難であり、むしろ不利益
になるという問題点があることが、本発明者によって明
らかにされた。

（１）トランジスタ等の素子が過大に増加するため、ペ
レットおよび消費電力が過大になり、製造歩留り並びに
製品の品質および信頼性が大幅に低下する。

（２）　　動作周波数帯域が各機能毎に相異するため、
クロス・トーク発振現象が起こり、所望の特性が得られ
ない。

（３）各機能を合理的に連携させる回路技術が不確立で
あるため、開発に多大の手間を要する。

（４）各機能を最良に発揮する集積回路をペレットに作
り込むための製造プロセスが各機能毎に相異する。

しかしながら、大量に使用されるこのようなＩＣにおい
てこそ、多機能のユニット化が要望されている。

本発明の目的は、■チップ化を回避しつつ、多機能ユニ
ット化を実現することができる電子技術を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は、木
切ｍ＠の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。

すなわち、単一のパッケージ内に複数個のペレットが封
止されているとともに、これらペレットの電子回路の一
部がこのパッケージ内において互いに電気的に接続され
ていることを特徴とする。

〔作用〕

前記した手段によれば、複数個のペレット毎に所望の機
能をそれぞれ搭載することができるとともに、それらペ
レットの機能相互を所望に応じて連携させることができ
る。

反面、各ペレットは互いに別体であるため、電子回路は
各機能に最適の生産プロセスを用いてそれぞれ作成する
ことができ、他のペレットの生産プロセスに干渉される
ことはない。

一方、複数個のペレットといえども単一のパッケージ内
に収容されているため、動作性能の検査、信頼性試験、
管理および実装等は単純化されることになり、多機能ユ
ニット化の要望は充分に満足させることができる。

〔実施例１〕第１図は本発明の一実施例である表面実装型樹脂封止パ
ッケージを備えているＩＣを示す縦断面図、第２図はそ
の製造途中を示す一部省略平面図である。

本実施例において、表面実装型樹脂封止パッケージを備
えているＩＣＩはリードフレーム２を備えており、リー
ドフレーム２はパフケージング以前には第２図に示され
ているように構成されている。すなわち、リードフレー
ム２は交差部に略正方形の空所３が残るように略十字形
状に配設されている複数本のインナリード４と、各イン
ナリード４にそれぞれ一体的に連設されている複数本の
アウタリード５と、隣り合うアウタリード５．５間に架
設されているダム６と、アウタリード５群に連設されて
いる外枠７と、空所３に配されてこれよりも若干小さめ
の略正方形の平板形状に形成されているタブ８と、ダム
６に一対の対辺中央部からそれぞれ突設されてタブ８を
吊持している保持部材９とを備えている。タブ８上には
それぞれ略長方形の平板形状に形成された第１ペレツ）
１１および第２ペレント１２が、隣り合わせに配されて
、銀ペースト等から成る接着材層１０によりそれぞれボ
ンディングされている。

本実施例において、第１ベレント１１に作り込まれた集
積回路は、ＶＴＲにおけるビデオ信号処理用ＩＣにおい
て輝度信号を処理する機能を発揮するように構成されて
おり、第２ペレツト１２に作り込まれた集積回路は、同
じく色相信号を処理する機能を発揮するように構成され
ている０例えば、両ペレットは前記機能を最大限に発揮
し得るように、シリコン、またはガリウム・砒素等の化
合物半導体を用いて、ＭＯＳ型またはＢｉＰ形等の構造
に適宜作成されており、当該作成が効果的に実施される
ように、各別の工程で適宜製造される。

両ベレント１１．１２の上面における互いに対向する長
辺のそれぞれには、相互連携のための電極パッドｌｌｂ
および１２ｂが複数個、また、他の３辺のそれぞれには
外部引き出しのための電極パッドｌｌａおよび１２ａが
複数個、環状になるように配されて形成されている。

両ペレット１１．１２における外部引出用電極　゛バッ
ドｌｌａおよび１２ａのそれぞれと、各インナリード４
との間には、外部引出用のボンディングワイヤ１４ａが
それぞれ橋龜各されており、これにより、両ペレット１
１．１２に作り込まれた集積回路の一部は、電極パッド
ｌｌａまたは１２ａ、ワイヤ１４ａ、インナリード４お
よびアウタリード５を介して電気的に外部に引き出され
るようになっている。

また、両ベレットｌＬ１２における相互連携用電極パッ
ドｌｌｂと１２ｂとの間には、相互連携用のボンディン
グワイヤ１４ｂがそれぞれ橋絡されており、これにより
、両ペレット１１と１２とにそれぞれ作り込まれた集積
回路の一部は、−方の電極パッドｌｌｂまたは１２ｂ１
ワイヤ１４ｂ、他方の電極パッド１２ｂまたはｌｌｂを
介して互いに連携されるようになっている。この連携用
のワイヤ１４ｂのボンディングは加熱を抑制することが
できる超音波式ボンディング装置等を用いて、実施され
る。

そして、２個のベレットが搭載されているＩＣ１は単一
のパッケージ１５を備えており、このパッケージ１５は
２１１１のベレット１１．１２を同時に封止するように
、樹脂を用いてトランスファ成形法等により略正方形ま
たは略長方形の平盤形状に一体成形されている。このパ
ッケージ１５により前記リードフレーム２の一部、２個
のベレット１１．１２、ワイヤ１４ａ、１４ｂおよびタ
ブ８が一括して非気密封止されている。すなわち、２個
のベレット１１．１２等以外のアウタリード５群はパッ
ケージ１５の４側面からそれぞれ突出されている。そし
て、アウタリード５群はパッケージ１５の外部において
ガル・ウィング形状、すなわち、下方向に屈曲された後
、水平外方向にさらに屈曲するようにプレス成形されて
おり、外枠７およびダム６は切り落とされている。

次に作用を説明する。

前記構成にかかるＩＣＩは、単一のパッケージ１５内に
２個のベレット１１．１２が樹脂封止されているため、
動作性能の検査、信頼性試験、管理および実装はパッケ
ージ１５単位に実行されることになる。このとき、外部
機器と、２個のベレット１１．１２の集積回路との交信
はアウタリード５群を通じて行われ、２個のベレット１
１．１２相互間の連携は連携用ワイヤ１４ｂ群を通じて
パッケージ１５内部で実行される。

そして、第１ペレツト１１の集積回路は輝度信号を処理
する機能を発揮するように、また、第２ペレフト１２の
集積回路は色相信号を処理する機能を発揮するようにそ
れぞれ構成されているため、このＩＣＩは単独で、ＶＴ
Ｒにおけるビデオ信号を処理する機能を発揮することに
なり、多機能をワン・ユニット化したシステムとして実
質的に稼働することになる。このとき、第１および第２
ベレツト１１．１２はそれぞれの機能を最良に発揮し得
るように、最も適切な構造、材料により作成されている
ため、当該システムとしても最良の性能ないしは効率を
もって稼働することになる。

前記実施例によれば次の効果が得られる。

＋１）　　単一のパッケージ内に複数個のベレットを封
止するとともに、これらベレットの電子回路の一部をこ
のパッケージ内において互いに電気的に接続させること
により、各ベレットに所望の機能を発揮する電子回路を
それぞれ作り込むとともに、それら機能を相互に連携さ
せることができるため、多機能をワン・ユニット化した
システムとしての電子装置を実質的に構成することがで
きる。

（２）　　単独の電子装置で多機能をワン・ユニット化
したシステムを構成することにより、動作性能の検査、
信頼性試験、管理および実装等を当該電子装置単位で実
行することができるため、それらの作業を最も合理化さ
せることができるとともに、外部端子数を減少させるこ
とができる。

（３）集積回路を構成する素子が増加したとしても、複
数個のペレットに適宜配分することにより、各ペレット
および消費電力の過大化を回避することができるととも
に、製造歩留り、並びに製品の品質および信頼性を高め
ることができる。

（４）　　各ｌｆｆ１清毎にペレットをそれぞれ作成す
ることにより、動作周波做帯域が各機能毎に相異する場
合であっても、相互の連携関係によりクロス・トーク発
振現像等に適宜対処することができるため、所望の特性
を確保することができる。

（５）　　各機能毎にペレットをそれぞれ作成すること
により、既に゛確立されている回路技術を適宜使用する
ことができるため、開発に手間をかけなくて済み、また
、回路設計の自由度を高めることができる。

（６）各ペレットをそれらに最良の製造プロセス、構造
、材料等を用いてそれぞれ作成することにより、最良の
性能ないしは効率を発揮するシステムが得られる。

〔実施例２〕第３図は本発明の実施例２を示す縦断面図である。

本実施例２が前記実施例１と異なる点は、第１ペレツト
１１の連携用電極パッドｌｌｂと、第２ペレツト１２の
連携用電極パッド１２ｂとの間が、絶縁基板１７の一生
面に複数本の配線１８を形成されて成る配線基板１６を
各配線１８が各バンド１１ｂ、１２ｂに整合するように
配されて、フェイス・ダウン・ボンディングされること
により、電気的に接続されている点にある。

〔実施例３〕第４図は本発明の実施例３を示す縦断面図である。

本実施例３が前記実施例１と異なる点は、第１ベレフト
１１と第２ペレツト１２との間に、抵抗やコンデンサ等
のような受動素子が搭載された第３ペレツト１３が配設
されており、これらペレット１１．１２．１３が連携用
ワイヤ１４ｂにより適宜連携されている点になる。

本実施例３によれば、集積化しにくい素子を専用のペレ
ットに配分させることができるため、ワン・ユニット化
を一層効果的に実現させることができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しなむ）範囲で種々変更可
能であることはいうまでもない。

例えば、パッケージは樹脂封止型パッケージに構成する
に限らず、気密封止型パッケージに構成してもよいし、
また、表面実装型パフケージに構成するに限らず、端子
挿入型パフケージに構成してもよい、− ペレットの個数は３Ｉ１１以下に限らず、４（１１以上
としてもよいし、相互連携関係は全ペレットに設゛定し
なくともよ（、必要なものについて確保すればよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＶＴＲにおけるビデ
オ信号処理用ＩＣ技術に適用した場合について説明した
が、それに限定されるものではなく、テレビにおける映
像および音声制御用ｔＣ等のような多機能を発揮する電
子装置全般に通用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。

単一のパッケージ内に複数個のペレットを封止するとと
もに、これらペレットの電子回路の一部をこのパッケー
ジ内において互いに電気的に接続させることにより、各
ペレットに所望の機能を発揮する電子回路をそれぞれ作
り込むとともに、それら機能を相互に連携させることが
できるため、多機能をワン・ユニット化したシステムと
しての電子装置を実質的に構成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例である表面実装型樹脂封止パ
ッケージを備えているＩＣを示す縦断面図、第２図はその製造途中を示す一部省略平面図である。第３図は本発明の実施例２を示す縦断面図である。第４図は本発明の実施例３を示す縦断面図である。１・・・ＩＣ（電子装置）、２・・・リードフレーム、
＝３・・・空所、４・・・インナリード、５・・・アウ
タリード、６・・・ダム、７・・・外枠、８・・・タブ
、９・・・保持部材、ｌＯ・・・接着材層、１１・・・
第１ペレント、１２・・・第２ペレツト、１３・・・第
３ペレツト、ｌｌａ、１２ａ・・・外部引出用電極パッ
ド、ｌｌｂ、１２ｂ、１３ｂ・・・連携用電極パッド、
１４ａＳ１４ｂ・・・ボンディングワイヤ、１５・・・
パフケージ、１６・・・配線基板、１７・・・絶縁基板
、１８・・・配線。

Claims

【特許請求の範囲】１、単一のパッケージ内に複数個のペレットが封止され
ているとともに、これらペレットの電子回路の一部がこ
のパッケージ内において互いに電気的に接続されている
ことを特徴とする電子装置。２、複数個のペレットが、単一のタブ上にボンディング
されていることを特徴とする特許請求の範囲第１項記載
の電子装置。３、ペレットの電子回路の一部が、ワイヤボンディング
により互いに電気的に接続されていることを特徴とする
特許請求の範囲第１項記載の電子装置。４、ペレットの電子回路の一部が、絶縁基板に形成され
た配線をボンディングされることにより互いに電気的に
接続されていることを特徴とする特許請求の範囲第１項
記載の電子装置。