JPH01106369A

JPH01106369A - データ構成方式

Info

Publication number: JPH01106369A
Application number: JP26429487A
Authority: JP
Inventors: Kazuya Yamada; 和也山田; Kazunori Nishikawa; 西川　和典; Yasuhiro Yamada; 恭裕山田; Koji Tanaka; 耕治田中
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-10-20
Filing date: 1987-10-20
Publication date: 1989-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はデータ構成方式に係り、特に所定語長のデジタ
ル信号をデータ列として、複数のデータ列からなるデー
タワードに二重構成の誤り訂正符号を付加した所定の行
列数で完結する符号語を構成するデータ構成方式に関す
る。

（従来の技術）− 近年、コンパクト・ディスク（ＣＤ）やデジタル・オー
ディオ・ディスク（ＤＡＴ）にみられるように、ＡＶＩ
Ｉ器において音声信号のデジタル化による音声の高品質
化が実現されている。また、ビデオディスクにおいても
音声信号のデジ・タル化により高品質な音声の再生が可
能となるシステムが開発され、ビデオディスクにおける
音声信号のデジタル化が実現されている。

（発明が解決しようとする問題点）ここで、上記のビデオディスクにおける同一システムに
おいて、ある区ＩＩ（例えば、ビデオ信号の１フイ一ル
ド区問）に伝送すべきデータ数が変化する場合、そのメ
モリマツプの構成は、最大のデータ数をもつ方式を基本
にしたインターリーブの構成及び誤り訂正符号の符号語
の構成をもとに決められている。例えば、ＮＴＳＣ方式
とＰＡＬ方式は、フィールド周波数が異なるので、１フ
イ一ルド区間に伝送すべきデータ数（サンプル数）が変
イヒする。

また、ＤＡＴのようにデータ数の少ない方式では、メモ
リ構成において必要でない部分については“０″として
、符号語の構成に影響のない方法により対応している。

ところが、このような方法では、符号の誤り訂正演算の
方法は同一で良いが、より少ないデータ数の場合、余分
な演算を行なっていることになり、特に、より多くの演
算を必要とする誤り訂正においては、効率的ではない。

また、余分なデータ（“Ｏ″）を伝送しなければならな
いので、それだけ記録媒体に対しての記録密度が低下す
るといった問題点がある。

そこで、本発明は上記した従来の技術の問題点を解決し
たデータ構成方式を提供することを目的とする。

（問題点を解決するための手段）本発明は上記の目的を達成するために、所定語長のデジ
タル信号をデータ列として、複数のデータ列からなるデ
ータワードに二重構成の誤り訂正符号を付加した所定の
行列数で完結する符号語を構成するデータ構成方式であ
って、前記二重構成の誤り訂正符号を付加した符号語の
行列の２方向の語長のうちの一方向の語長を固定し、そ
の他方向の語長を可変させて構成するようにしたことを
特徴とするデータ構成方式を提供するものであり、更に
、符号語の他方向の語長は、それを構成するパリティ及
びデータのうちデータのシンボル数のみを可変させるよ
うにしたことを特徴とするものである。

（実　施　例）本発明になるデータ構成方式の一実施例について、以下
に図面と共に説明する。

第１図は本発明方式によるＮＴＳＣ方式の場合の二重リ
ードソロモン符号を構成するメモリマツプを示す図であ
る。

同図において、Ｃ１方向は（６１，５６）　、Ｃ２方向
は（５９，５４）で構成されており、符号の方向は矢印
の方向である。

第２図は本発明方式によるＰＡＬ方式の場合の二重リー
ドソロモン符号を構成するメモリマツプを示す図である
。

同図において、Ｃ１方向は（６１，５６）　、Ｃ２方向
は（６９，６４）で構成されており、符号の方向は矢印
の方向である。

第１図のものと第２図のものとを比較すると、Ｃ１方向
は同一とし、Ｃ２方向についてのみパリティの数は同じ
とし、データの数（シンボル数）のみが第２図のものを
増加（可変）させている。

以上のようにＮＴＳＣ／ＰＡＬ方式のメモリマツプを構
成、すなわちＣ１方向は固定し、Ｃ２方向のみを変化さ
せた場合、Ｃ１方向の誤り訂正については、符号語の数
が増えるので、符号語をカウントするカウンタの値を、
Ｃ２方向の誤り訂正については、各符号語の語長が長く
なるので、各符号語の演算カウンタの値を、それぞれ変
えることによりメモリマツプの変化に対応することがで
きる。

第３図及び第４図は第１図及び第２図に示すＮＴＳＣ／
ＰＡＬ方式の場合のメモリマツプに対してＣ１方向の符
＠語演算について必要なアドレスを発生するためのブロ
ック系統図である。

第３図において、１はＳ入力（ＮＴＳＣ／　ＰＡＬ　）
によって出力（デコード値）が変化するデコードブロッ
クであり、その詳細な構成は第４図に示す。

デコードブロック１の入力ＩＮ（Ｂ、Ａ）には、上位ア
ドレス発生カウンタ（アップカウンタ）２の出力０１Ｊ
Ｔが入来され、にＴＳＣ／　ＰＡＬの両方式に対してそ
れぞれ“５８／　６８”の入力値で出力０ＵＴ（Ｙ）に
“Ｈ″を発生する。すなわち、Ｓ入力が“Ｈ”のＭＴＳ
Ｃ方式の時、“５８”の入力値で出力０ＵＴ（Ｙ）に“
Ｈ”を発生する。また、Ｓ入力が“Ｌ”のＰＡＬ　方式
（７）　時、６８”の入力値で出力０ＵＴ（Ｙ）に“Ｈ
”を発生する。

上位アドレス発生カウンタ２は、アドレスカウントクロ
ックにより、デコードブロック３の出力ＯＵＴが“Ｈ″
の時にインクリメン１−（加算）する。

また、上位アドレス発生カウンタ２は、デコードブロッ
ク１の出力ＯＵＴが“Ｈ″になっている時、クリアパル
スにより、次のクロックでクリアされる（“０”となる
）。

デコードブロック３は、下位アドレス発生カウンタ（ア
ップカウンタ）４の出力ＯＵＴが“６０”の時、その出
力ＯＵＴにＨ”を発生する。

下位アドレス発生カウンタ４は、アドレスカウントクロ
ックによりインクリメントし、その出力が“６０”の時
にデコードブロック３で発生するクリアパルスにより、
次のクロックでクリアされる（“０″となる）。

アドレスラッチ５は、上位アドレス発生カウンタ２．下
位アドレス発生カウンタ４でそれぞれ発生したアドレス
をアドレスクロックでラッチして、それをアドレスバス
に送る。

データラッチ６は、アドレスラッチ５のアドレスに応じ
たデータをデータバスより取り込み、その出力を誤り訂
正演算回路に送る。

第５図及び第６図は第１図及び第２図に示すＮＴＳＣ／
ＰＡＬ方式の場合のメモリマツプに対してＣ２方向の符
号語演算について必要なアドレスを発生するためのブロ
ック系統図である。

第５図において、７はＳ入力（ＮＴＳＣ／　ＰＡＬ　）
によって出力（デコード値）が変化するデコードブロッ
クであり、その詳細な構成は第６図に示す。

このデコードブロック７は、ＮＴＳＣ／　ＰＡＬの両方
式に対してそれぞれ５８／　６８の入力値で出力０ＵＴ
（Ｙ）に“Ｈ”を発生し、上位アドレス発生カウンタ（
ダウンカウンタ）８の入力に供給する。すなわち、Ｓ入
力が“Ｈ”のＮＴＳＣ方式の時、“５８”の入力値で出
力０１１Ｔ（Ｙ）に“Ｈ″を発生する。

また、Ｓ入力が“Ｌ”のＰＡＬ方式の時、６８”の入力
値で出力０ＵＴ（Ｙ）に“Ｈ”を発生する。

上位アドレス発生カウンタ８は、アドレスカウントクロ
ックにより、デコードブロック７からの入力値よりデク
リメント（減算）していき、０”になった時、ボロウを
出して再びデコードブロック７からの入力値をロードす
る。

デコードブロック９は、下位アドレス発生カウンタ（ア
ップカウンタ）　１０の出力ＯＵＴが６０”の時、その
出力ＯＵＴに“Ｈ”を発生する。

下位アドレス発生カウンタ１０は、上位アドレス発生カ
ウンタ８でボロウが発生した時にアドレスカウントクロ
ックにより“１つ”インクリメント（加算）し、その出
力が“６０″の時にデコードブロック９で発生するクリ
アパルスにより、次のクロックでクリアされる（“０″
となる）。

アドレスラッチ１１は、上位アドレス発生カウンタ８．
下位アドレス発生カウンタ１０でそれぞれ発生したアド
レスをアドレスクロックでラッチして、それをアドレス
バスに送る。

データラッチ１２は、アドレスラッチ１１のアドレスに
応じたデータをデータバスより取り込み、その出力を誤
り訂正演算回路に送る。

次に、上記した構成による本発明方式の動作を説明する
。

まず、Ｃ１方向の符号語演算について第３図及び第４図
と共に説明する。符号語を構成するメモリマツプは第１
図及び第２図に示すような構成である。

Ｃ１方向については、ＮＴＳＣ／ＰＡＬ方式の変化に対
しては符号語の語数が変化するだけで語長は変化しない
。

Ｃ１方向の誤り訂正演算は、上位アドレス発生カウンタ
２によって上位アドレスを固定し、下位アドレス発生カ
ウンタ４によって下位アドレスのみを順次増加していく
ことで必要なデータのアドレスを発生し、データが順次
読み出される。更に、１符号語の語数である６１回のア
ドレスを発生したところで、１符号語の演算が終了し、
下位アドレス発生カウンタ４はデコードブロック、３の
出力によってクリアされて“０″になり、上位アドレス
発生カウンタ２は“１つ”インクリメント（加算）され
る。

また、Ｃ１符号語については、ＮＴＳＣ／ＰＡＬ方式に
より語数が変化するだけ、すなわち上位アドレスのカウ
ント数が異なるだけなので、上位アドレス発生カウンタ
２の出力をデコードする値を、デコードブロック１によ
ってＮＴＳＣ方式では“５８”に、ＰＡＬ方式では“６
８”にすることにより、符号演算に必要なアドレスを発
生することができる。そして、データラッチ６を介して
データを誤り訂正演算回路に送る。

次に、Ｃ２方向の符号語演算について第５図及び第６図
と共に説明する。

Ｃ２方向については、各符号語の誤り訂正演算は、下位
アドレス発生カウンタ１０によって下位アドレスを固定
し、上位アドレス発生カウンタ８によって上位アドレス
をメモリマツプの最大値から順次“１つ”ずつデクリメ
ント（減算）することにより、必要なアドレスを発生し
、データが順次読み出される。

また、１符号語の演算が終了するごとに、下位アドレス
発生カウンタ１０は“１つ”インクリメント（加算）さ
れる。更に、１符号語の語数は“６１″なので、下位ア
ドレスが“６０”になった時、１符号語の演算が終了し
、下位アドレス発生カウンタ１０はデコードブロック９
の出力によってクリアされて“０”になる。

また、ＮＴＳＣ／ＰＡＬの両方式への対応は、上位アド
レスを発生するダウンカウンタ（上位アドレス発生カウ
ンタ８）の初期値をそれぞれ°“５８゛′、“６８′ｔ
とすることで対応できる。

読み出されたデータは、誤り訂正演算回路に送られ処理
される。

なお、メモリマツプの構成は、第１図及び第２図に限ら
ず、第７図（ａ）、（ｂ）のようにＣ２方向を固定し、
Ｃ１方向を変化させるようにしても良い。また、パリテ
ィの位置も第８図（ａ）。

（ｂ）、（ｃ）のようにしても良い。

（発明の効果）以上の如く、本発明になるデータ構成方式によれば、あ
る区間に伝送すべきデータ数（サンプル数）が変化する
場合に、信号フォーマットを大幅に変更することなく、
また、ハードウェアの変更も少なくて対応することがで
き、また、従来の方式のように余分なデータ（“０”）
を伝送する必要がないので、その分、記録媒体に対して
の記録密度を高くすることができ、更に、例えば、ＮＴ
ＳＣ方式とＰＡＬ方式のようにフィールド周波数の異な
るビデオ信号に同期して記録再生を行なうデジタル音声
信号の伝送（記録／再生）に好適であるといった特長を
有する。

【図面の簡単な説明】

第１図は本発明方式によるＮＴＳＣ方式の場合の二重リ
ードソロモン符号を構成するメモリマツプを示す図、第
２図は同じ＜ＰＡＬ方式の場合の二重リードソロモン符
号を構成するメモリマツプを示す図、第３図及び第４図
はＣ１方向の符号語演算について必要なアドレスを発生
するためのブロック系統図、第５図及び第６図はＣ２方
向の符号語演算について必要なアドレスを発生するため
のブロック系統図、第７図及び第８図はメモリマツプの
構成の応用例を示す図である。１．３，７．９・・・デコードブロック、２．８・・・
上位アドレス発生カウンタ、４．１０・・・下位アドレ
ス発生カウンタ、５．１１・・・アドレスラッチ、６．
１２・・・データラッチ。特　許　出願人　日本ビクター株式会社代表者　塩水　
邦Ｎ、ｅ馨

Claims

【特許請求の範囲】

（１）所定語長のデジタル信号をデータ列として、複数
のデータ列からなるデータワードに二重構成の誤り訂正
符号を付加した所定の行列数で完結する符号語を構成す
るデータ構成方式であつて、前記二重構成の誤り訂正符
号を付加した符号語の行列の２方向の語長のうちの一方
向の語長を固定し、その他方向の語長を可変させて構成
するようにしたことを特徴とするデータ構成方式。
（２）符号語の他方向の語長は、それを構成するパリテ
ィ及びデータのうちデータのシンボル数のみを可変させ
るようにしたことを特徴とする特許請求の範囲第１項記
載のデータ構成方式。