JPH01106470A - 薄膜トランジタ - Google Patents
薄膜トランジタInfo
- Publication number
- JPH01106470A JPH01106470A JP62263414A JP26341487A JPH01106470A JP H01106470 A JPH01106470 A JP H01106470A JP 62263414 A JP62263414 A JP 62263414A JP 26341487 A JP26341487 A JP 26341487A JP H01106470 A JPH01106470 A JP H01106470A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon nitride
- stress
- thin film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁ゲート型薄膜トランジスタの構成に関す
るものであり、特に液晶等との組み合わせで画像表示装
置を構成するための、シリコンを主成分とする非晶質半
導体を用いた薄膜トランジスタ（以下ＴＰＴと略す）に
関するものである。
るものであり、特に液晶等との組み合わせで画像表示装
置を構成するための、シリコンを主成分とする非晶質半
導体を用いた薄膜トランジスタ（以下ＴＰＴと略す）に
関するものである。
従来の技術
第３図に従来の構成のＴＰＴを示す、第３図（ａ）は、
絶縁性基板３０上にゲート電極となる第一の導体３１が
形成され、前記ゲート電極上に、ゲート絶縁物層３２が
プラズマＣＶＤ法、スパッタ法、ゲート金属の酸化、等
により形成される。
絶縁性基板３０上にゲート電極となる第一の導体３１が
形成され、前記ゲート電極上に、ゲート絶縁物層３２が
プラズマＣＶＤ法、スパッタ法、ゲート金属の酸化、等
により形成される。
前記ゲート絶縁物上に非単結晶半導体層３３をプ）ダマ
ＣＶＤ法、スパッタ法、蒸着法等で形成し、前記非単結
晶半導体上に、ソース、ドレイン電極となる第１の導体
３４．３５が形成される逆スタガー型ＴＰＴである。第
３図（ａ）は、第３図（ｂ）のｃ−ｃ’線断面図である
。前記ゲート絶縁物を形成する方法としては、プラズマ
ＣＶＤ法、スパッタ法を用いて窒化シリコンＳｉＮｘあ
るいは酸化シリコンＳｉ○２を用いる方法、ＴＰＴのＯ
Ｎ電流を増加させる目的で誘電率の高い絶縁物質として
公知であるＴａＯｘを反応性スパッタを用いて形成する
方法、ゲート金属として用いられるＡＩＪ？？Ｔａを熱
酸化、プラズマ酸化、あるいは陽極酸化してＡｌ２Ｏ３
やＴａδＸを形成しゲート絶縁膜とする方法、等の例が
挙げられる。前記非単結晶半導体層としては、非晶質Ｓ
ｉが大面積の成膜が可能である、ゲート絶縁膜としてＳ
ｉＮｘを用いた組み合わせで良好な界面を形成すること
が可能、などの理由で用いられる。又、ＣｄＳｅも移動
度の高いＴＰＴの材料として知られている。
ＣＶＤ法、スパッタ法、蒸着法等で形成し、前記非単結
晶半導体上に、ソース、ドレイン電極となる第１の導体
３４．３５が形成される逆スタガー型ＴＰＴである。第
３図（ａ）は、第３図（ｂ）のｃ−ｃ’線断面図である
。前記ゲート絶縁物を形成する方法としては、プラズマ
ＣＶＤ法、スパッタ法を用いて窒化シリコンＳｉＮｘあ
るいは酸化シリコンＳｉ○２を用いる方法、ＴＰＴのＯ
Ｎ電流を増加させる目的で誘電率の高い絶縁物質として
公知であるＴａＯｘを反応性スパッタを用いて形成する
方法、ゲート金属として用いられるＡＩＪ？？Ｔａを熱
酸化、プラズマ酸化、あるいは陽極酸化してＡｌ２Ｏ３
やＴａδＸを形成しゲート絶縁膜とする方法、等の例が
挙げられる。前記非単結晶半導体層としては、非晶質Ｓ
ｉが大面積の成膜が可能である、ゲート絶縁膜としてＳ
ｉＮｘを用いた組み合わせで良好な界面を形成すること
が可能、などの理由で用いられる。又、ＣｄＳｅも移動
度の高いＴＰＴの材料として知られている。
発明が解決しようとする問題点
上記の方法により作成したトランジスタでは、ゲート絶
縁層としてＳｉＮｘを用いた場合、トランジスタの移動
度は非晶質シリコン半導体中での本質的な電子の移動度
及びゲート絶縁膜と非晶質シリコン半導体層界面での界
面準位密度等で決まる。ゲート絶縁膜と非晶質シリコン
半導体層界面での界面準位密度が大きくなれば、界面に
沿ってドレイン電界方向に移動する電子が界面準位にト
ラップされる確率が大きくなりトランジスタの移動度は
低下する。この界面準位に関係する要因としてゲート絶
縁膜と非晶質シリコン半導体層界面での応力歪がある。
縁層としてＳｉＮｘを用いた場合、トランジスタの移動
度は非晶質シリコン半導体中での本質的な電子の移動度
及びゲート絶縁膜と非晶質シリコン半導体層界面での界
面準位密度等で決まる。ゲート絶縁膜と非晶質シリコン
半導体層界面での界面準位密度が大きくなれば、界面に
沿ってドレイン電界方向に移動する電子が界面準位にト
ラップされる確率が大きくなりトランジスタの移動度は
低下する。この界面準位に関係する要因としてゲート絶
縁膜と非晶質シリコン半導体層界面での応力歪がある。
ゲート絶縁膜に窒化シリコンを用いた場合、非晶質シリ
コンは圧縮応力を有しているために窒化シリコンに引っ
張り応力を持たせた場合当然その界面に応力歪を生じる
。
コンは圧縮応力を有しているために窒化シリコンに引っ
張り応力を持たせた場合当然その界面に応力歪を生じる
。
従ってこの応力歪を減少させることが出来ればＴＰＴの
移動度を大きくすることが出来る。しかしながら窒化シ
リコンの作成条件を変えて窒化シリコンに圧縮応力をも
たせて応力歪を小さくしようとした場合、絶縁層と半導
体層の膜の密着性がかえって悪くなりＴＰＴの特性を落
としてしまうという欠点がある。従って界面での窒化シ
リコン層と非晶質シリコン層の良好な界面を維持しなが
らトランジスタの移動度が増加するようにゲート絶縁層
であるＳｉＮｘの応力を制御することが肝要である。
移動度を大きくすることが出来る。しかしながら窒化シ
リコンの作成条件を変えて窒化シリコンに圧縮応力をも
たせて応力歪を小さくしようとした場合、絶縁層と半導
体層の膜の密着性がかえって悪くなりＴＰＴの特性を落
としてしまうという欠点がある。従って界面での窒化シ
リコン層と非晶質シリコン層の良好な界面を維持しなが
らトランジスタの移動度が増加するようにゲート絶縁層
であるＳｉＮｘの応力を制御することが肝要である。
問題点を解決するための手段
本発明はシリコンを主成分とする非単結晶半導体を用い
た薄膜トランジスタに於て、従来の膜厚方向に均一な特
性を有する窒化シリコン単層膜に変わるゲート絶縁膜と
して膜質を連続的に変化させて窒化シリコンの応力が非
晶質シリコン近傍よりもゲート近傍の方が小さくするか
、或はゲート電極近傍の窒化シリコンに圧縮応力を持た
せた薄膜トランジスタを提供する。更にゲート絶縁層で
ある窒化シリコンが膜質の異なる２層以上の窒化シリコ
ン層により構成され全ての層が引っ張り応力を有してい
る場合に各々の窒化シリコン層の応力がゲート電極に近
い層が非晶質シリコン層と界面を接している層よりも応
力が小さいが、或は非晶質シリコン層と界面を接さない
層に圧縮応力を持たせた薄膜トランジスタを提供する。
た薄膜トランジスタに於て、従来の膜厚方向に均一な特
性を有する窒化シリコン単層膜に変わるゲート絶縁膜と
して膜質を連続的に変化させて窒化シリコンの応力が非
晶質シリコン近傍よりもゲート近傍の方が小さくするか
、或はゲート電極近傍の窒化シリコンに圧縮応力を持た
せた薄膜トランジスタを提供する。更にゲート絶縁層で
ある窒化シリコンが膜質の異なる２層以上の窒化シリコ
ン層により構成され全ての層が引っ張り応力を有してい
る場合に各々の窒化シリコン層の応力がゲート電極に近
い層が非晶質シリコン層と界面を接している層よりも応
力が小さいが、或は非晶質シリコン層と界面を接さない
層に圧縮応力を持たせた薄膜トランジスタを提供する。
作用
現在プラズマＣＶＤ法による連続蒸着により界面を清浄
に保つことが出来る理由から、非単結晶半導体層に非晶
質シリコンａ−３ｉ、界面を接するゲート絶縁膜に窒化
シリコンＳｉＮｘが現在もっとも良く使われている材料
の一つである。しかしながらこのＴＰＴの場合、ａ−３
Ｌは圧縮応力であるために、ＳｉＮｘに引っ張り応力を
持たせた場合その界面に応力歪が生じていることが予想
される。ゲート絶縁膜である窒化シリコンをプラズマＣ
ＶＤ法で作成する場合、原料ガスとしてＳｉＨ４、ＮＨ
３、Ｎ２、Ｈ２を用いるのであるが、このＮ２、Ｈ２の
混合比を変えることにより窒化シリコンの応力を変化さ
せることが出来る０例えばゲート絶縁層としてゲート電
極に接する部分の窒化シリコン膜に圧縮応力を゛もたせ
るか、或は小さな引っ張り応力を持たせ、非晶質シリコ
ン半導体層と界面を接する部分の窒化シリコンは通常の
引っ張り応力を持った窒化シリコンとすれば、膜厚方向
に組成が同じであるＳｉＮｘゲート絶縁膜のＴＰＴと比
較して、前者の方がゲート絶縁膜の全応力が後者と比較
して、引っ張り応力の場合はその大きさが小さいか、或
はゲート絶縁膜の応力が圧縮となり界面での応力歪が小
さくなりＴＰＴの移動度が大きくなる。この様に膜厚方
向に窒化シリコンの膜質を変化させる場合、プラズマ放
電中にＮ２、Ｈ２ガス組成比を連続的に変化させるか、
或は放電を一時止めてガス組成比を変化させて新たに膜
質の違う窒化シリコン膜を作成しても良い。
に保つことが出来る理由から、非単結晶半導体層に非晶
質シリコンａ−３ｉ、界面を接するゲート絶縁膜に窒化
シリコンＳｉＮｘが現在もっとも良く使われている材料
の一つである。しかしながらこのＴＰＴの場合、ａ−３
Ｌは圧縮応力であるために、ＳｉＮｘに引っ張り応力を
持たせた場合その界面に応力歪が生じていることが予想
される。ゲート絶縁膜である窒化シリコンをプラズマＣ
ＶＤ法で作成する場合、原料ガスとしてＳｉＨ４、ＮＨ
３、Ｎ２、Ｈ２を用いるのであるが、このＮ２、Ｈ２の
混合比を変えることにより窒化シリコンの応力を変化さ
せることが出来る０例えばゲート絶縁層としてゲート電
極に接する部分の窒化シリコン膜に圧縮応力を゛もたせ
るか、或は小さな引っ張り応力を持たせ、非晶質シリコ
ン半導体層と界面を接する部分の窒化シリコンは通常の
引っ張り応力を持った窒化シリコンとすれば、膜厚方向
に組成が同じであるＳｉＮｘゲート絶縁膜のＴＰＴと比
較して、前者の方がゲート絶縁膜の全応力が後者と比較
して、引っ張り応力の場合はその大きさが小さいか、或
はゲート絶縁膜の応力が圧縮となり界面での応力歪が小
さくなりＴＰＴの移動度が大きくなる。この様に膜厚方
向に窒化シリコンの膜質を変化させる場合、プラズマ放
電中にＮ２、Ｈ２ガス組成比を連続的に変化させるか、
或は放電を一時止めてガス組成比を変化させて新たに膜
質の違う窒化シリコン膜を作成しても良い。
後者の場合には成膜と成膜の間に一旦真空装置がら基板
を取り出して洗浄を行っても良い、これにより先に蒸着
した窒化シリコンにダストによるピンホールが発生した
場合でもその影響を除去できる。第４図にゲート絶縁膜
全体の応力とＴＰＴの移動度の相関を示す、ゲート絶縁
膜の全応力が圧縮になるほどＴＰＴの移動度が増加する
。これは半導体層が圧縮応力であるためにゲート絶縁膜
の全応力がか圧縮応力になるほど、界面での応力歪が緩
和されるためである。
を取り出して洗浄を行っても良い、これにより先に蒸着
した窒化シリコンにダストによるピンホールが発生した
場合でもその影響を除去できる。第４図にゲート絶縁膜
全体の応力とＴＰＴの移動度の相関を示す、ゲート絶縁
膜の全応力が圧縮になるほどＴＰＴの移動度が増加する
。これは半導体層が圧縮応力であるためにゲート絶縁膜
の全応力がか圧縮応力になるほど、界面での応力歪が緩
和されるためである。
実施例
以下具体的な実施例について説明する。
実施例１
第１図（ａ）、（ｂ）に示す様に透明絶縁性基板１０上
に第一のゲート電極１１として１０００ＡのＣｒをＤＣ
スパッタ法により形成する。第１図（ａ）は同図（ｂ）
のＡ−Ａ’断面図である。
に第一のゲート電極１１として１０００ＡのＣｒをＤＣ
スパッタ法により形成する。第１図（ａ）は同図（ｂ）
のＡ−Ａ’断面図である。
ここでＣｒのかわりにＡ１．Ｔａ等の他の金属電極、Ｉ
ＴＯ等の透明導電膜を用いても問題はない。
ＴＯ等の透明導電膜を用いても問題はない。
これをゲート電極形状に食刻した後、プラズマＣＶＤ法
を用いてゲート絶縁層１２として５ｉＮｘ４０００Ａ、
半導体層１３としてａ−３ｉ８００Ａを連続で形成する
。ＳｉＮｘ成膜の際に原料ガスとしてＳ ｉ Ｈ４、Ｎ
Ｈ３、Ｎ２、Ｈ２を用いるのであるがこのＮ２、Ｈ２混
合比をプラズマ放電中に連続的に変化させる。すなわち
蒸着初期においては圧縮応力ないしは小さな引っ張り応
力を持った窒化シリコン膜となるようなガス組成として
おき、成膜が進むに従って非晶質シリコンと良好な界面
を形成する窒化シリコンになるようにガス組成を持って
ゆく。本実施例のＴＰＴのゲート絶縁膜としての全応力
は１．０２Ｘ１０’ｄｙｎｅ／ｃｍ （引っ張り応力）
となる。これに対して膜厚方向に組成が変化しない５ｉ
Ｎｘ４０００Ａ単層のＴＰＴのゲート絶縁膜の応力は１
．５２Ｘ１０’ｄｙｎｅ／ｃｍ（引っ張り応力）である
、ゲート絶縁膜の応力は原料ガスのＮ２、Ｈ２混合比を
変化させることにより任意に変えることが可能である。
を用いてゲート絶縁層１２として５ｉＮｘ４０００Ａ、
半導体層１３としてａ−３ｉ８００Ａを連続で形成する
。ＳｉＮｘ成膜の際に原料ガスとしてＳ ｉ Ｈ４、Ｎ
Ｈ３、Ｎ２、Ｈ２を用いるのであるがこのＮ２、Ｈ２混
合比をプラズマ放電中に連続的に変化させる。すなわち
蒸着初期においては圧縮応力ないしは小さな引っ張り応
力を持った窒化シリコン膜となるようなガス組成として
おき、成膜が進むに従って非晶質シリコンと良好な界面
を形成する窒化シリコンになるようにガス組成を持って
ゆく。本実施例のＴＰＴのゲート絶縁膜としての全応力
は１．０２Ｘ１０’ｄｙｎｅ／ｃｍ （引っ張り応力）
となる。これに対して膜厚方向に組成が変化しない５ｉ
Ｎｘ４０００Ａ単層のＴＰＴのゲート絶縁膜の応力は１
．５２Ｘ１０’ｄｙｎｅ／ｃｍ（引っ張り応力）である
、ゲート絶縁膜の応力は原料ガスのＮ２、Ｈ２混合比を
変化させることにより任意に変えることが可能である。
この方法では、ゲート絶縁層と半導体層が連続で形成さ
れる為、その界面準位密度が低く抑えられて、しきい値
電圧が低くかつ電流の立ち上がり特性の良好なトランジ
スタが形成される。半導体層を所定の形状にエツチング
した後、ＡＩを７００ＯＡＤＣスパツタ法で製膜し選択
エツチングを行いソース電極１４、ドレイン電極１５と
する。このようにして形成された２層ゲート絶縁膜ＴＦ
Ｔは移動度が１．０ｃｍ２／Ｖ−ｓｅｃとなり膜厚方向
に組成が変化しないＳｉＮｘ単層のＴＦＴに比較してオ
ン電流が約１．５倍取れる。
れる為、その界面準位密度が低く抑えられて、しきい値
電圧が低くかつ電流の立ち上がり特性の良好なトランジ
スタが形成される。半導体層を所定の形状にエツチング
した後、ＡＩを７００ＯＡＤＣスパツタ法で製膜し選択
エツチングを行いソース電極１４、ドレイン電極１５と
する。このようにして形成された２層ゲート絶縁膜ＴＦ
Ｔは移動度が１．０ｃｍ２／Ｖ−ｓｅｃとなり膜厚方向
に組成が変化しないＳｉＮｘ単層のＴＦＴに比較してオ
ン電流が約１．５倍取れる。
実施例２
第１図（ａ）、（ｂ）に示す様に絶縁性基板２０上に第
一のゲート電極２１として１００ＯＡのＣｒをＤＣスパ
ッタ法により形成する。第１図（ａ）は同図（ｂ）のＢ
−Ｂ’断面図である。′ここでＣｒのかわりにＡＩ、Ｔ
ａ等の他の金属電極、ＩＴＯ等の透明導電膜を用いても
問題はない、これをゲート電極形状に食刻した後、プラ
ズマＣＶＤ法を用いて第一のゲート絶縁層２２として５
ｉＮｘ２００ＯＡ形成する。この場合に原料ガスである
Ｎ２、Ｈ２混合比を圧縮応力ないしは小さな引っ張り応
力を持った窒化シリコン膜になるようにする。蒸着後基
板を真空装置から取り出して洗浄を施した後再び真空装
置にセットしてプラズマＣＶＤ法を用いて第二のゲート
絶縁層２３として５ｉＮｘ２０００Ａ形成する。この場
合には原料ガスであるＮ２、Ｈ２混合比を非晶質シリコ
ンと良好な界面を形成する引っ張り応力をもった窒化シ
リコンとなるようなガス組成にする０次に半導体層２４
としてａ−３ｉ８００Ａを連続で形成する。
一のゲート電極２１として１００ＯＡのＣｒをＤＣスパ
ッタ法により形成する。第１図（ａ）は同図（ｂ）のＢ
−Ｂ’断面図である。′ここでＣｒのかわりにＡＩ、Ｔ
ａ等の他の金属電極、ＩＴＯ等の透明導電膜を用いても
問題はない、これをゲート電極形状に食刻した後、プラ
ズマＣＶＤ法を用いて第一のゲート絶縁層２２として５
ｉＮｘ２００ＯＡ形成する。この場合に原料ガスである
Ｎ２、Ｈ２混合比を圧縮応力ないしは小さな引っ張り応
力を持った窒化シリコン膜になるようにする。蒸着後基
板を真空装置から取り出して洗浄を施した後再び真空装
置にセットしてプラズマＣＶＤ法を用いて第二のゲート
絶縁層２３として５ｉＮｘ２０００Ａ形成する。この場
合には原料ガスであるＮ２、Ｈ２混合比を非晶質シリコ
ンと良好な界面を形成する引っ張り応力をもった窒化シ
リコンとなるようなガス組成にする０次に半導体層２４
としてａ−３ｉ８００Ａを連続で形成する。
半導体層を所定の形状にエツチングした後、Ａ１７００
０ＡをＤＣスパッタ法で製膜し選択エツチングを行いソ
ース電極２５、ドレイン電極２６とする。以上のように
して作成されたＴＰＴは移動度が０．８ｃｍ２／Ｖ・ｓ
ｅｃとなりＯＮ電流はＳｉＮｘ単層のＴＦＴに比較して
約１，２倍とることが出来る。
０ＡをＤＣスパッタ法で製膜し選択エツチングを行いソ
ース電極２５、ドレイン電極２６とする。以上のように
して作成されたＴＰＴは移動度が０．８ｃｍ２／Ｖ・ｓ
ｅｃとなりＯＮ電流はＳｉＮｘ単層のＴＦＴに比較して
約１，２倍とることが出来る。
発明の効果
以上に述べた構成のＴＰＴは、ＯＮ電流の立ち上がり特
性が良好で、しきい値電圧の経時変化が少なく、かつ従
来のゲート絶縁層として膜厚方向に均一な膜質を持った
ＳｉＮｘ単層のＴＦＴに比較して、ゲート絶縁膜が同一
膜厚ならば、ＯＮ電流が約１．２〜１．５倍高く取れる
ＴＰＴを作成することが出来、その技術的意義は大きい
。
性が良好で、しきい値電圧の経時変化が少なく、かつ従
来のゲート絶縁層として膜厚方向に均一な膜質を持った
ＳｉＮｘ単層のＴＦＴに比較して、ゲート絶縁膜が同一
膜厚ならば、ＯＮ電流が約１．２〜１．５倍高く取れる
ＴＰＴを作成することが出来、その技術的意義は大きい
。
第１図（ａ）、（ｂ）、第１図（ａ）、（ｂ）はそれぞ
れ本発明の実施例１．２による構造のＴＰＴの平面図お
よび断面図、第３図（ａ＞、（ｂ）はそれぞれ従来例の
構造によるＴＰＴの平面図および断面図、第４図はゲー
ト絶縁膜である５ｉＮＸの応力を変えた場合の応力とＴ
ＰＴの移動度の相関関係を示す図である。 １０・・・絶縁性基板、１１・・・ゲート電極、１２・
・・ゲート絶縁膜、１３・・・半導体層、１４・・・ソ
ース電極、１５・・・ドレイン電極。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 ケ―ト電１に 第１図 第３図 第４図
れ本発明の実施例１．２による構造のＴＰＴの平面図お
よび断面図、第３図（ａ＞、（ｂ）はそれぞれ従来例の
構造によるＴＰＴの平面図および断面図、第４図はゲー
ト絶縁膜である５ｉＮＸの応力を変えた場合の応力とＴ
ＰＴの移動度の相関関係を示す図である。 １０・・・絶縁性基板、１１・・・ゲート電極、１２・
・・ゲート絶縁膜、１３・・・半導体層、１４・・・ソ
ース電極、１５・・・ドレイン電極。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 ケ―ト電１に 第１図 第３図 第４図
Claims (6)
- （１）絶縁性基板状に選択的に被着形成された第一の導
体層が、窒化シリコンからなる絶縁物を介して非晶質シ
リコン半導体層と一部重なり合うように形成され、第二
の導体層が前記非晶質シリコン半導体層と一部重なり合
うように形成された薄膜トランジスタに於て、前記窒化
シリコンの応力が引っ張り応力を有し非晶質シリコン半
導体層近傍よりも前記第一の導体層近傍の応力が小さい
ことを特徴とする薄膜トランジスタ。 - （２）絶縁物層の膜質が連続的に変化していることを特
徴とする特許請求の範囲第１項記載の薄膜トランジスタ
。 - （３）絶縁物層である窒化シリコン層が膜質の異なる２
層以上の窒化シリコン層により構成されていることを特
徴とする特許請求の範囲第１項記載の薄膜トランジスタ
。 - （４）絶縁性基板状に選択的に被着形成された第一の導
体層が、窒化シリコンからなる絶縁物を介して非晶質シ
リコン半導体層と一部重なり合うように形成され、第二
の導体層が前記非晶質シリコン半導体層と一部重なり合
うように形成された薄膜トランジスタに於て、前記非晶
質シリコン半導体層近傍の窒化シリコンは引っ張り応力
を有し、前記第一の導体近傍の窒化シリコンは圧縮応力
を有することを特徴とする薄膜トランジスタ。 - （５）絶縁物層の膜質が連続的に変化していることを特
徴とする特許請求の範囲第１項記載の薄膜トランジスタ
。 - （６）絶縁物層である窒化シリコン層が膜質の異なる２
層以上の窒化シリコン層により構成されていることを特
徴とする特許請求の範囲第４項記載の薄膜トランジスタ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263414A JPH01106470A (ja) | 1987-10-19 | 1987-10-19 | 薄膜トランジタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263414A JPH01106470A (ja) | 1987-10-19 | 1987-10-19 | 薄膜トランジタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106470A true JPH01106470A (ja) | 1989-04-24 |
Family
ID=17389164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263414A Pending JPH01106470A (ja) | 1987-10-19 | 1987-10-19 | 薄膜トランジタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| US7749880B2 (en) * | 2004-08-10 | 2010-07-06 | Seiko Instruments Inc. | Method of manufacturing semiconductor integrated circuit device |
-
1987
- 1987-10-19 JP JP62263414A patent/JPH01106470A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749880B2 (en) * | 2004-08-10 | 2010-07-06 | Seiko Instruments Inc. | Method of manufacturing semiconductor integrated circuit device |
| JP2009152293A (ja) * | 2007-12-19 | 2009-07-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| TW465113B (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JP6286453B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0566747B2 (ja) | ||
| US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
| JPH0348671B2 (ja) | ||
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| Parsons | Enhanced mobility top-gate amorphous silicon thin-film transistor with selectively deposited source/drain contacts | |
| JP2631476B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01106470A (ja) | 薄膜トランジタ | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JPH0828512B2 (ja) | 薄膜トランジスタ | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| US8673410B2 (en) | Adhesion layer for thin film transistors | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002329869A (ja) | 半導体装置の製造方法 | |
| JPS60158670A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH03138980A (ja) | 薄膜トランジスタ |