JPH0566747B2 - - Google Patents
Info
- Publication number
- JPH0566747B2 JPH0566747B2 JP60189838A JP18983885A JPH0566747B2 JP H0566747 B2 JPH0566747 B2 JP H0566747B2 JP 60189838 A JP60189838 A JP 60189838A JP 18983885 A JP18983885 A JP 18983885A JP H0566747 B2 JPH0566747 B2 JP H0566747B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- silicon
- silicon nitride
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜トランジスタ（シン・フイルム・
トランジスタ、Thin Film Transistor、以下
TFTと略すこともある）の製造方法に係り、特
にシリコンを主成分とした薄膜を半導体層とし、
シリコンと窒素を主成分としたシリコン窒化膜を
ゲート絶縁膜としたTFTの製造方法に関する。
トランジスタ、Thin Film Transistor、以下
TFTと略すこともある）の製造方法に係り、特
にシリコンを主成分とした薄膜を半導体層とし、
シリコンと窒素を主成分としたシリコン窒化膜を
ゲート絶縁膜としたTFTの製造方法に関する。
最近、薄膜トランジスタの分野では、半導体層
に非晶質シリコン膜（ａ−Si：Ｈ膜）を用いたも
のの研究開発、発表が活発である。第１図は、こ
のようなTFTの一般的な断面構造の一例である。
すなわち、ガラス等の絶縁性基板１１上に、クロ
ムやモリブデン等の金属からなるゲート電極１
２、シリコン窒化膜よりなるゲート絶縁膜１３が
順次形成され、このゲート絶縁膜１３上に非晶質
シリコン膜よりなる半導体層１４、クロムやアル
ミニウム等の金属よりなるドレイン電極１５とソ
ース電極１６とが形成されている。そして、第１
図の場合は、液晶パネル等の表示デバイスに用い
るために、前記ソース電極１６はsnO2（酸化ス
ズ）、In2O3（酸化インジウム）やSnO2−In2O3
（ITO）合金からなる透明導電膜１７に接続され
ている。
に非晶質シリコン膜（ａ−Si：Ｈ膜）を用いたも
のの研究開発、発表が活発である。第１図は、こ
のようなTFTの一般的な断面構造の一例である。
すなわち、ガラス等の絶縁性基板１１上に、クロ
ムやモリブデン等の金属からなるゲート電極１
２、シリコン窒化膜よりなるゲート絶縁膜１３が
順次形成され、このゲート絶縁膜１３上に非晶質
シリコン膜よりなる半導体層１４、クロムやアル
ミニウム等の金属よりなるドレイン電極１５とソ
ース電極１６とが形成されている。そして、第１
図の場合は、液晶パネル等の表示デバイスに用い
るために、前記ソース電極１６はsnO2（酸化ス
ズ）、In2O3（酸化インジウム）やSnO2−In2O3
（ITO）合金からなる透明導電膜１７に接続され
ている。
このような構造のTFTは、非晶質シリコン窒
化膜の形成にグロー放電法が使えるため低温で大
面積形成が容易である。また、従来のホトエツチ
ング技術をそのまま使えるので、高集積化に対し
ても有利である。その他、非晶質シリコン膜の高
抵抗に基づいて、オフ電流を抑えることができる
等の特性的にもすぐれた点をもつている。従つ
て、安価な透明ガラス基板も使用できるようにな
り、カラー化に有利な透過型の液晶パネルを高精
細で実用できる可能性をもつている（特開昭59−
15561号公報、特開昭59−115564号公報、特開昭
59−172774号公報）。
化膜の形成にグロー放電法が使えるため低温で大
面積形成が容易である。また、従来のホトエツチ
ング技術をそのまま使えるので、高集積化に対し
ても有利である。その他、非晶質シリコン膜の高
抵抗に基づいて、オフ電流を抑えることができる
等の特性的にもすぐれた点をもつている。従つ
て、安価な透明ガラス基板も使用できるようにな
り、カラー化に有利な透過型の液晶パネルを高精
細で実用できる可能性をもつている（特開昭59−
15561号公報、特開昭59−115564号公報、特開昭
59−172774号公報）。
しかし、ゲート絶縁膜と半導体層が欠陥（局本
準位）の存在する非晶質膜で構成されているた
め、しきい値電圧が変動する等、その信頼性にお
いて問題があつた。
準位）の存在する非晶質膜で構成されているた
め、しきい値電圧が変動する等、その信頼性にお
いて問題があつた。
本発明の目的は、上記した従来技術の欠点をな
くししきい値電圧の変動幅が少さく、信頼性にす
ぐれたTFTの製造方法を提供するにある。
くししきい値電圧の変動幅が少さく、信頼性にす
ぐれたTFTの製造方法を提供するにある。
上記目的はシリコンを主成分とする半導体層
と、シリコン窒素を主成分とする窒化膜をゲート
絶縁膜との接する部分を改質したTFTによつて
達成される。
と、シリコン窒素を主成分とする窒化膜をゲート
絶縁膜との接する部分を改質したTFTによつて
達成される。
このTFTの特性は、半導体層の移動度、局在
準位（トラツプも含む）、ゲート絶縁膜の局在準
位（トラツプも含む）、及び半導体層とゲート絶
縁膜間の界面状態に大きく依存する。ゲート絶縁
膜を構成するシリコン窒化膜の不完全さは、シリ
コンを主成分とする半導体層との間の界面状態を
劣化させる。従つて、ゲート絶縁膜を構成するシ
リコン窒化膜と、シリコンを主成分とする半導体
層の接する部分を改質することによつて界面状態
を改善でき、界面状態の不安定さに基づくしきい
値電圧の変動を抑えることができる筈である。本
発明者は、この考えに従つてシリコン窒化膜のプ
ラズマ処理を検討した結果、シリコンに対して窒
化作用のあるガスを用いることによつて良好な結
果を得た。すなわち、本発明ではシリコン窒化膜
を、(a)窒素ガスと水素ガスからなる混合ガス、(b)
水素ガス、不活性ガス及びアンモニアからなる混
合ガス、もしくは(c)アンモニア、不活性ガスから
なる混合ガスを用いたプラズマ処理を施してから
半導体層を積層することによつてTFTのしきい
値電圧の変動幅を小さく抑えることができた。な
お上記の不活性ガスとは窒素ガスのほかに、アル
ゴンガス、ヘリウムガス、キセノンガス、水素等
である。これらの不活性ガスは単独または二種類
以上混合して用いる。
準位（トラツプも含む）、ゲート絶縁膜の局在準
位（トラツプも含む）、及び半導体層とゲート絶
縁膜間の界面状態に大きく依存する。ゲート絶縁
膜を構成するシリコン窒化膜の不完全さは、シリ
コンを主成分とする半導体層との間の界面状態を
劣化させる。従つて、ゲート絶縁膜を構成するシ
リコン窒化膜と、シリコンを主成分とする半導体
層の接する部分を改質することによつて界面状態
を改善でき、界面状態の不安定さに基づくしきい
値電圧の変動を抑えることができる筈である。本
発明者は、この考えに従つてシリコン窒化膜のプ
ラズマ処理を検討した結果、シリコンに対して窒
化作用のあるガスを用いることによつて良好な結
果を得た。すなわち、本発明ではシリコン窒化膜
を、(a)窒素ガスと水素ガスからなる混合ガス、(b)
水素ガス、不活性ガス及びアンモニアからなる混
合ガス、もしくは(c)アンモニア、不活性ガスから
なる混合ガスを用いたプラズマ処理を施してから
半導体層を積層することによつてTFTのしきい
値電圧の変動幅を小さく抑えることができた。な
お上記の不活性ガスとは窒素ガスのほかに、アル
ゴンガス、ヘリウムガス、キセノンガス、水素等
である。これらの不活性ガスは単独または二種類
以上混合して用いる。
なお、プラズマ処理におけるN2とH2の混合範
囲は、H2がN2の１％〜300％、好ましくは30〜
150％である。アンモニアと不活性ガスの混合範
囲は、アンモニアを１％以上混合すれば良く、放
電の安定性等から不活性ガスの100％以下とする
ことが望ましい。
囲は、H2がN2の１％〜300％、好ましくは30〜
150％である。アンモニアと不活性ガスの混合範
囲は、アンモニアを１％以上混合すれば良く、放
電の安定性等から不活性ガスの100％以下とする
ことが望ましい。
また、水素、不活性ガス、アンモニアの混合範
囲は、アンモニアを不活性ガスの１％以上、水素
をアンモニアの１〜100倍程度に混合すれば良く、
好ましくは水素の導入量はアンモニアの１〜３倍
である。
囲は、アンモニアを不活性ガスの１％以上、水素
をアンモニアの１〜100倍程度に混合すれば良く、
好ましくは水素の導入量はアンモニアの１〜３倍
である。
プラズマ処理条件は、電力密度が0.3〜
0.72W／cm2、好ましくは、0.4〜0.55W／cm2、処理
温度が150〜350℃、好ましくは300〜350℃であ
る。
0.72W／cm2、好ましくは、0.4〜0.55W／cm2、処理
温度が150〜350℃、好ましくは300〜350℃であ
る。
以下、本発明を第１図のTFTに適用した場合
を例にとり説明する。
を例にとり説明する。
まず、ガラス製の絶縁性基板１１上にスパツタ
リング法によりクロム（Cr）膜を100nｍの厚み
で蒸着し、ホトエツチング法によりゲート電極１
２を形成した。これをプラズマCVD装置にセツ
トし、モノシラン（SiH4）15SCOOMと窒素
（N2）300SCCM、水素（H2）210SCCMの混合ガ
スを導入し、グロー放電によりシリコン窒化膜を
300nｍの厚みで形成した。この場合、アンモニ
ア（NH3）をモノシラン（SiH4）の1.5〜３倍に
した、SiH4とNH3、N2の混合ガスを反応ガスと
しても良い。次いで、モノシラン（SiH4）を反
応室より追い出してから、H2210SCCMと
N2300SCCMの混合ガスを導入してグロー放電を
発生させることにより、前記シリコン窒化膜表面
のプラズマ処理（電極400mmφ、600W、310℃）
を行いゲート絶縁膜１３とした。その後、反応室
の真空破壊を行わずにモノシラン（SiH4）とH2
を導入してグロー放電を発生させることにより
400nｍ厚みの非晶質シリコン（ａ−Si：Ｈ）膜か
らなる半導体層１４を形成し、更に反応ガス中に
ホスフイン（PH3）を添加して、ドレイン電極１
５、ソース電極１６とのオーミツク接触を得るた
めにｎ形の非晶質シリコン（（ａ−Si：Ｈ）膜を
30nｍの厚みで形成した。ホトエツチングやドラ
イエツチングによつて半導体層１４の素子分離を
行つてから、アルミニウム（Al）を真空蒸着法
によつて蒸着し、ホトエツチング法によりドレイ
ン電極１５とソース電極１６を形成した。この場
合、チヤネルの幅Ｗと長さＬとの比Ｗ／Ｌを、10
とした。ドライエツチングにより、チヤネル部の
ｎ形のａ−Si：Ｈ膜を除去した。次いで、透明導
電膜（たとえばITO膜）をスパツタリング法で蒸
着し、ホトエツチングにより透明電極膜１７を形
成した。これで、第１図に示したTFTが完成し
た。
リング法によりクロム（Cr）膜を100nｍの厚み
で蒸着し、ホトエツチング法によりゲート電極１
２を形成した。これをプラズマCVD装置にセツ
トし、モノシラン（SiH4）15SCOOMと窒素
（N2）300SCCM、水素（H2）210SCCMの混合ガ
スを導入し、グロー放電によりシリコン窒化膜を
300nｍの厚みで形成した。この場合、アンモニ
ア（NH3）をモノシラン（SiH4）の1.5〜３倍に
した、SiH4とNH3、N2の混合ガスを反応ガスと
しても良い。次いで、モノシラン（SiH4）を反
応室より追い出してから、H2210SCCMと
N2300SCCMの混合ガスを導入してグロー放電を
発生させることにより、前記シリコン窒化膜表面
のプラズマ処理（電極400mmφ、600W、310℃）
を行いゲート絶縁膜１３とした。その後、反応室
の真空破壊を行わずにモノシラン（SiH4）とH2
を導入してグロー放電を発生させることにより
400nｍ厚みの非晶質シリコン（ａ−Si：Ｈ）膜か
らなる半導体層１４を形成し、更に反応ガス中に
ホスフイン（PH3）を添加して、ドレイン電極１
５、ソース電極１６とのオーミツク接触を得るた
めにｎ形の非晶質シリコン（（ａ−Si：Ｈ）膜を
30nｍの厚みで形成した。ホトエツチングやドラ
イエツチングによつて半導体層１４の素子分離を
行つてから、アルミニウム（Al）を真空蒸着法
によつて蒸着し、ホトエツチング法によりドレイ
ン電極１５とソース電極１６を形成した。この場
合、チヤネルの幅Ｗと長さＬとの比Ｗ／Ｌを、10
とした。ドライエツチングにより、チヤネル部の
ｎ形のａ−Si：Ｈ膜を除去した。次いで、透明導
電膜（たとえばITO膜）をスパツタリング法で蒸
着し、ホトエツチングにより透明電極膜１７を形
成した。これで、第１図に示したTFTが完成し
た。
このようにして得たTFTのドレーン電流ゲー
ト電圧特性の測定結果を第２図に、本発明の特徴
である水素ガス（H2）と窒素ガス（N2）の混合
ガスを用いたプラズマ処理を施さずに、従来法に
よつて得たTFTに対する測定結果を第３図に示
した。ドレイン電極−ソース電極間には、10Vの
バイアスをしている。図中のは、TFT作製直
後の特性を、は繰り返し測定後あるいはVg≧
10Vで長時間バイアスした後の特性を示してい
る。第２図、第３図から、本発明による水素ガス
（H2）と窒素ガス（N2）の混合ガスによるプラ
ズマ処理を施した方が繰り返し測定及び長時間バ
イアスに対してしきい値電圧が変動せず安定であ
ることがわかつた。
ト電圧特性の測定結果を第２図に、本発明の特徴
である水素ガス（H2）と窒素ガス（N2）の混合
ガスを用いたプラズマ処理を施さずに、従来法に
よつて得たTFTに対する測定結果を第３図に示
した。ドレイン電極−ソース電極間には、10Vの
バイアスをしている。図中のは、TFT作製直
後の特性を、は繰り返し測定後あるいはVg≧
10Vで長時間バイアスした後の特性を示してい
る。第２図、第３図から、本発明による水素ガス
（H2）と窒素ガス（N2）の混合ガスによるプラ
ズマ処理を施した方が繰り返し測定及び長時間バ
イアスに対してしきい値電圧が変動せず安定であ
ることがわかつた。
この本発明の機構は現在のところ正確にはわか
つていないが、プラズマ処理によつてシリコン窒
化膜の表面の膜質が絶縁体として良好なものとな
り界面準位を減少させたことによると考えられて
いる。第４図は、上記の機構を支持する一つのデ
ータである。第４図は、クロム（Cr）膜の上に、
シリコン窒化膜、非晶質シリコン（ａ−si：Ｈ）
膜、アルミニウム（Al）膜を順次積層して形成
したセル（MNSセル）の10KHzにおける容量−
電圧特性である。たて軸のCsiNはシリコン窒化
膜が寄与する容量を、Ｃはセル全体の容量を示
し、横軸のVaはクロム（Cr）に印加した電圧を
示している。また、同図中の矢印は測定の方向を
示し、(A)は本発明による製造方法で作製したセル
に対する結果であり、(B)は従来法で作製したセル
に対する結果である。第４図から、(A)の方のヒス
テリシスが(B)のそれに比較して大変小さくなつて
いることがわかつた。これは、(A)の方が、半導体
層に対する界面のトラツプ密度の低いことをしめ
しているものと思われる。
つていないが、プラズマ処理によつてシリコン窒
化膜の表面の膜質が絶縁体として良好なものとな
り界面準位を減少させたことによると考えられて
いる。第４図は、上記の機構を支持する一つのデ
ータである。第４図は、クロム（Cr）膜の上に、
シリコン窒化膜、非晶質シリコン（ａ−si：Ｈ）
膜、アルミニウム（Al）膜を順次積層して形成
したセル（MNSセル）の10KHzにおける容量−
電圧特性である。たて軸のCsiNはシリコン窒化
膜が寄与する容量を、Ｃはセル全体の容量を示
し、横軸のVaはクロム（Cr）に印加した電圧を
示している。また、同図中の矢印は測定の方向を
示し、(A)は本発明による製造方法で作製したセル
に対する結果であり、(B)は従来法で作製したセル
に対する結果である。第４図から、(A)の方のヒス
テリシスが(B)のそれに比較して大変小さくなつて
いることがわかつた。これは、(A)の方が、半導体
層に対する界面のトラツプ密度の低いことをしめ
しているものと思われる。
シリコン窒化膜の電気的な欠陥は、シリコン
（Si）のダングリングボンドによると考えられて
いるから、これを水素(H)やフツ素(F)で終端化して
やれば良いとも思われるが、必ずしもそうではな
い。この例を第５図に示した。第５図は、シリコ
ン窒化膜のシリコン（Si）のダングリグボンドの
終端化を行うために、水素プラズマ処理を施して
形成したシリコン窒化膜を用いて作製したTFT
に対する結果である。繰り返し測定や長時間のゲ
ートバイアスに対して、しきい値電圧が大きく変
動していることは明白である。
（Si）のダングリングボンドによると考えられて
いるから、これを水素(H)やフツ素(F)で終端化して
やれば良いとも思われるが、必ずしもそうではな
い。この例を第５図に示した。第５図は、シリコ
ン窒化膜のシリコン（Si）のダングリグボンドの
終端化を行うために、水素プラズマ処理を施して
形成したシリコン窒化膜を用いて作製したTFT
に対する結果である。繰り返し測定や長時間のゲ
ートバイアスに対して、しきい値電圧が大きく変
動していることは明白である。
以上をまとめると次のようになる。
電圧印加に対して安定なTFTを得るという本
発明の効果を出すためには、シリコン（Si）に対
してプラズマ窒化作用のあるガスを処理ガスとし
て用いなければならない。そのためには、処理ガ
スの中に水素ガス（H2）と窒素ガス（N2）の両
方が必ず存在するか、アンモニア（NH3）が存
在している必要がある。また、この効果は処理温
度が250〜350℃でより有効的であるが、150℃以
上とすれば出てくる。
発明の効果を出すためには、シリコン（Si）に対
してプラズマ窒化作用のあるガスを処理ガスとし
て用いなければならない。そのためには、処理ガ
スの中に水素ガス（H2）と窒素ガス（N2）の両
方が必ず存在するか、アンモニア（NH3）が存
在している必要がある。また、この効果は処理温
度が250〜350℃でより有効的であるが、150℃以
上とすれば出てくる。
以上述べたように本発明によれば、TFTの電
圧印加に対するしきい値電圧変動を抑えることが
できるので、安定なTFTを提供できるという効
果がある。
圧印加に対するしきい値電圧変動を抑えることが
できるので、安定なTFTを提供できるという効
果がある。
第１図はTFTの断面図、第２図、第３図、第
５図はTFTの特性を示す図、第４図はMNSセル
の容量−電圧特性を示す図である。 １１……絶縁性基板、１２……ゲート電極、１
３……ゲート絶縁膜、１４……半導体層、１５…
…ドレイン電極、１６……ソース電極、１７……
透明導電膜。
５図はTFTの特性を示す図、第４図はMNSセル
の容量−電圧特性を示す図である。 １１……絶縁性基板、１２……ゲート電極、１
３……ゲート絶縁膜、１４……半導体層、１５…
…ドレイン電極、１６……ソース電極、１７……
透明導電膜。
Claims (1)
- 【特許請求の範囲】 １ ゲート電極として働く導電膜上にシリコンと
窒素を主成分とするシリコン窒化膜をゲート絶縁
膜として形成し、更にシリコンを主成分とするシ
リコン薄膜を半導体層として積層してなる薄膜ト
ランジスタの製造方法において、上記シリコン窒
化膜を下記(a)〜(c)のいずれか一種類の混合ガスに
よりプラズマ処理することを特徴とする薄膜トラ
ンジスタの製造方法。 (a) 水素ガス−窒素ガスからなる混合ガス、 (b) 水素ガス−不活性ガス−アンモニアからなる
混合ガス、 (c) 不活性ガス−アンモニアからなる混合ガス。 ２ 特許請求の範囲第１項において、プラズマ処
理を150℃ないし350℃の温度で行うことを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189838A JPS6251264A (ja) | 1985-08-30 | 1985-08-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189838A JPS6251264A (ja) | 1985-08-30 | 1985-08-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251264A JPS6251264A (ja) | 1987-03-05 |
| JPH0566747B2 true JPH0566747B2 (ja) | 1993-09-22 |
Family
ID=16248051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60189838A Granted JPS6251264A (ja) | 1985-08-30 | 1985-08-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251264A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640550B2 (ja) * | 1987-06-09 | 1994-05-25 | 沖電気工業株式会社 | 薄膜トランジスタの製造方法 |
| KR930703707A (ko) * | 1991-01-30 | 1993-11-30 | 죤 죠셉 우르수 | 폴리실리콘 박막 트랜지스터 |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| JP2752582B2 (ja) * | 1994-05-20 | 1998-05-18 | 株式会社フロンテック | 電子素子及びその製造方法 |
| JP4856297B2 (ja) * | 1997-12-02 | 2012-01-18 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| TW498544B (en) * | 2000-03-13 | 2002-08-11 | Tadahiro Ohmi | Flash memory device, manufacturing and its dielectric film formation |
| JP3501793B2 (ja) * | 2001-05-16 | 2004-03-02 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2004057653A2 (en) * | 2002-12-20 | 2004-07-08 | Applied Materials, Inc. | A method and apparatus for forming a high quality low temperature silicon nitride layer |
| US7172792B2 (en) * | 2002-12-20 | 2007-02-06 | Applied Materials, Inc. | Method for forming a high quality low temperature silicon nitride film |
| US7365029B2 (en) | 2002-12-20 | 2008-04-29 | Applied Materials, Inc. | Method for silicon nitride chemical vapor deposition |
| US7972663B2 (en) | 2002-12-20 | 2011-07-05 | Applied Materials, Inc. | Method and apparatus for forming a high quality low temperature silicon nitride layer |
| JP5477303B2 (ja) * | 2011-01-12 | 2014-04-23 | 信越化学工業株式会社 | 太陽電池の製造方法 |
| JP6733516B2 (ja) * | 2016-11-21 | 2020-08-05 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241269A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
-
1985
- 1985-08-30 JP JP60189838A patent/JPS6251264A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251264A (ja) | 1987-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277548B2 (ja) | ディスプレイ基板 | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| JPH0566747B2 (ja) | ||
| KR100272260B1 (ko) | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 | |
| US4847211A (en) | Method of manufacturing semiconductor devices and product therefrom | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| US6518108B2 (en) | Electronic device and a method for making the same | |
| JPH0564862B2 (ja) | ||
| JPH01268060A (ja) | 薄膜トランジスタ | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPS59189676A (ja) | 半導体装置 | |
| JPH0554271B2 (ja) | ||
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| Murthy et al. | Effect of NH3/SiH4 gas ratios of top nitride layer on stability and leakage in a-Si: H thin film transistors | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JPH0996836A (ja) | 液晶表示装置 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2635950B2 (ja) | 半導体装置の製造方法 | |
| JPH0348670B2 (ja) | ||
| JPH02150067A (ja) | 薄膜半導体装置 | |
| JPS62105474A (ja) | 薄膜トランジスタ |