JPH01106490A - 小形電子回路 - Google Patents
小形電子回路Info
- Publication number
- JPH01106490A JPH01106490A JP62262860A JP26286087A JPH01106490A JP H01106490 A JPH01106490 A JP H01106490A JP 62262860 A JP62262860 A JP 62262860A JP 26286087 A JP26286087 A JP 26286087A JP H01106490 A JPH01106490 A JP H01106490A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead
- substrate
- electronic circuit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、各種の電子機器に使用されるチップ電子部品
等を使用した、混成集積回路と同様な構造を有する小形
電子回路に関するものである。
等を使用した、混成集積回路と同様な構造を有する小形
電子回路に関するものである。
（従来の技術）
従来の小形電子回路について、第７図および第８図によ
り説明する。
り説明する。
第７図は、基板の一端に、これと平行にリード端子を装
着した小形電子回路の側面図、第８図は。
着した小形電子回路の側面図、第８図は。
基板の両端に、これと直角にリード端子を装着した小形
電子回路の側面図である。
電子回路の側面図である。
上記の２種類の小形電子回路はそれぞれ、表裏両面に銅
箔で導体パターン（図示せず）が形成された樹脂材から
なる基板１、あるいは同じく表裏両面に厚膜材で導体パ
ターンや抵抗体（共に図示せず）が形成されたアルミナ
材からなる基板２の表面に、チップ抵抗（図示せず）や
チップコンデンサ３．およびトランジスタ（図示せず）
やダイオード４を、裏面に半導体ＩＣ５およびチップイ
ンダクタ（図示せず）やチップフィルタ６等を装着した
後、基板１にはＹ字状の末端部７ａを有する複数本のリ
ード端子７を一端側にまとめて、また、基板２にはＦ字
状の末端部８ａを有する複数本のリード端子８を両端に
分けて、それぞれ末端部７ａ又は８ａを基板１又は２に
挿着し、はんだ９によってそれぞれの導体パターンには
電気的に、基板１又は２には機械的に接続して構成し、
さらに必要に応じて樹脂材によって外装（図示せず）が
施されている。
箔で導体パターン（図示せず）が形成された樹脂材から
なる基板１、あるいは同じく表裏両面に厚膜材で導体パ
ターンや抵抗体（共に図示せず）が形成されたアルミナ
材からなる基板２の表面に、チップ抵抗（図示せず）や
チップコンデンサ３．およびトランジスタ（図示せず）
やダイオード４を、裏面に半導体ＩＣ５およびチップイ
ンダクタ（図示せず）やチップフィルタ６等を装着した
後、基板１にはＹ字状の末端部７ａを有する複数本のリ
ード端子７を一端側にまとめて、また、基板２にはＦ字
状の末端部８ａを有する複数本のリード端子８を両端に
分けて、それぞれ末端部７ａ又は８ａを基板１又は２に
挿着し、はんだ９によってそれぞれの導体パターンには
電気的に、基板１又は２には機械的に接続して構成し、
さらに必要に応じて樹脂材によって外装（図示せず）が
施されている。
（発明が解決しようとする問題点）
しかしながら、上記の構成では、高周波と低周波、高電
力と小信号、アナログとディジタル等の特性を分離する
ことが難しいという問題があった。
力と小信号、アナログとディジタル等の特性を分離する
ことが難しいという問題があった。
また、大電力、高耐圧あるいは高精度の素子、可変素子
、補正１分数あるいは選択用素子等を搭載することが鑑
しく、高性能の小形電子回路が得られないという問題が
あった。
、補正１分数あるいは選択用素子等を搭載することが鑑
しく、高性能の小形電子回路が得られないという問題が
あった。
本発明は上記の問題点を解決するもので、高性能の小形
電子回路を提供するものである。
電子回路を提供するものである。
（問題点を解決するための手段）
上記の問題点を解決するため、本発明は、リード端子の
末端部に、各種の電子部品を接続あるいは固定すやため
の取り付け端子部を設けるものである。
末端部に、各種の電子部品を接続あるいは固定すやため
の取り付け端子部を設けるものである。
（作 用）
上記の構成によって、基板上の必要箇所に自由に各種の
電子部品を装着することができ、また。
電子部品を装着することができ、また。
分離独立した別口路を基板に組み込むことも可能となる
。
。
（実施例）
本発明による実施例４例を第１図ないし第６図により説
明する。
明する。
第１図（ａ）および（ｂ）は、本発明による小形電子回
路の第１の実施例を示す平面図および側面図である。樹
脂材からなる基板１は、その表裏両面に銅箔によって導
体パターン１０ （裏面の導体パターンは図示せず）が
形成され、互いにスルーホール（図示せず）によって導
通されている基板１の裏面には、第１図（ｂ）に示すよ
うに、チップ抵抗（図示せず）やチップコンデンサ３．
トランジスタ（図示せず）やダイオード４．半導体ＩＣ
５、およびチップインダクタ（図示せず）やチップフィ
ルタ６が装着され、さらに、裏面の導体パターン上に設
けた貫通孔に挿通するように、頭部１１ａを有する中継
ピン１１が装着されている。また、その表面には、可変
抵抗器、トリマコンデンサ等の可変素子１２、水晶振動
子、セラミック振動子等の発振素子１３および図示して
ないが保護素子等が搭載されている。基板１の両端に装
着するリード端子１４は、第５図に示したように、末端
部１４ａの端末にスリットが設けられ、一方はＬ字状に
曲げられて接続端子部１４ｂがまた、他方はそのままと
して取り付け端子部１４ｃがそれぞれ形成されている。
路の第１の実施例を示す平面図および側面図である。樹
脂材からなる基板１は、その表裏両面に銅箔によって導
体パターン１０ （裏面の導体パターンは図示せず）が
形成され、互いにスルーホール（図示せず）によって導
通されている基板１の裏面には、第１図（ｂ）に示すよ
うに、チップ抵抗（図示せず）やチップコンデンサ３．
トランジスタ（図示せず）やダイオード４．半導体ＩＣ
５、およびチップインダクタ（図示せず）やチップフィ
ルタ６が装着され、さらに、裏面の導体パターン上に設
けた貫通孔に挿通するように、頭部１１ａを有する中継
ピン１１が装着されている。また、その表面には、可変
抵抗器、トリマコンデンサ等の可変素子１２、水晶振動
子、セラミック振動子等の発振素子１３および図示して
ないが保護素子等が搭載されている。基板１の両端に装
着するリード端子１４は、第５図に示したように、末端
部１４ａの端末にスリットが設けられ、一方はＬ字状に
曲げられて接続端子部１４ｂがまた、他方はそのままと
して取り付け端子部１４ｃがそれぞれ形成されている。
このような形状の複数のリード端子１４が、上記の基板
１の両端に直角に、それぞれ複数本ずつ取り付けられ、
はんだ９によって、接続端子部１４ｂと裏面の導体パタ
ーンと電気的に接続するとともに基板１と機械的に固定
されている。さらにリード端子１４の取り付け端子部１
４ｃには、表面の可変素子１２とはその２本の端子１２
ａおよび１２ｂが直接に、他の１本の端子（図示せず）
が導体パターン１０を介してリード端子１４の取り付け
端子部１４ｃに、また、一方のリード線１３ａを上記の
中継ピン１１に接続した発振素子１３の他方のリード線
１３ｂが直接、接続されている。
１の両端に直角に、それぞれ複数本ずつ取り付けられ、
はんだ９によって、接続端子部１４ｂと裏面の導体パタ
ーンと電気的に接続するとともに基板１と機械的に固定
されている。さらにリード端子１４の取り付け端子部１
４ｃには、表面の可変素子１２とはその２本の端子１２
ａおよび１２ｂが直接に、他の１本の端子（図示せず）
が導体パターン１０を介してリード端子１４の取り付け
端子部１４ｃに、また、一方のリード線１３ａを上記の
中継ピン１１に接続した発振素子１３の他方のリード線
１３ｂが直接、接続されている。
なお、上記の可変素子１２の３個の端子１２ａ、 １２
ｂ（１個は図示せず）と、リード端子１４の取り付け端
子部１４ｃおよび導体パターン１０との接続および上記
の発振素子１３の２本のリード線１３ａおよび１３ｂと
、中継ピン１１およびリード端子１４の取り付け端子部
１４ｃとの接続は、共にはんだ付けで行われる。
ｂ（１個は図示せず）と、リード端子１４の取り付け端
子部１４ｃおよび導体パターン１０との接続および上記
の発振素子１３の２本のリード線１３ａおよび１３ｂと
、中継ピン１１およびリード端子１４の取り付け端子部
１４ｃとの接続は、共にはんだ付けで行われる。
さらに、基板１の裏面にエポキシ系等の樹脂材で。
図中に破線で示すように全面を覆う外装置５を施すと、
ダブルインライン形の小形電子回路が完成する。
ダブルインライン形の小形電子回路が完成する。
第２図は本発明による小形電子回路の第２の実施例を示
す側面図である。
す側面図である。
上部、下部面基板１６および１７は、アルミナ材からな
り、上部基板１６は、表裏両面にスルーホールで互いに
導通した導体パターンと抵抗体（共に図示せず）が厚膜
材で形成されており、下部基板１７は、裏面にのみ導体
パターンと抵抗体（共に図示せず）が形成されている。
り、上部基板１６は、表裏両面にスルーホールで互いに
導通した導体パターンと抵抗体（共に図示せず）が厚膜
材で形成されており、下部基板１７は、裏面にのみ導体
パターンと抵抗体（共に図示せず）が形成されている。
下部基板１７の裏面には、チップ抵抗（図示せず）やチ
ップコンデンサ３、トランジスタ（図示せず）やダイオ
ード４、半導体ＩＣ５，チップインダクタ（図示せず）
やチップフィルタ６、チップバリスタ１８等が実装寝れ
、第１の電子回路１例えばアナログ、小信号の高周波回
路が構成される。上部基板１６の表面には、ゲートアレ
イ１９、メモリ２０．ＣＰＵ２１等が実装され。
ップコンデンサ３、トランジスタ（図示せず）やダイオ
ード４、半導体ＩＣ５，チップインダクタ（図示せず）
やチップフィルタ６、チップバリスタ１８等が実装寝れ
、第１の電子回路１例えばアナログ、小信号の高周波回
路が構成される。上部基板１６の表面には、ゲートアレ
イ１９、メモリ２０．ＣＰＵ２１等が実装され。
第２の電子回路、例えば、周辺の複合制御を担当するデ
ィジタル、高電力、低周波回路を構成する。
ィジタル、高電力、低周波回路を構成する。
第６図は、上記の２枚の基板１６および１７に装着する
リード端子２２の斜視図で、その末端部２２ａには、上
下両基板１６および１７の間隔に等しい深さの差を持た
せた２本のスリットが入れられ、その底端部で、それぞ
れ直角に折り曲げられてた下部接続端子部２２ｂおよび
上部接続端子部２２ｃと、そのままの取り付け端子２２
ｄとが構成されている。
リード端子２２の斜視図で、その末端部２２ａには、上
下両基板１６および１７の間隔に等しい深さの差を持た
せた２本のスリットが入れられ、その底端部で、それぞ
れ直角に折り曲げられてた下部接続端子部２２ｂおよび
上部接続端子部２２ｃと、そのままの取り付け端子２２
ｄとが構成されている。
第２図に戻って、上記の上下両基板１６および１７の両
端に、それぞれ複数本の上記のリード端子２２を装着し
、それぞれの裏面に形成された導体パターン（図示せず
）とリード端子２２の上下部接続端子２２ｂおよび２２
ｃとをそれぞれはんだ９を用いて電気的、Ｉａ械的に接
続した後、下部基板１７の裏面にエポキシ系の樹脂材で
外装置５を施こし、第１および第２の電子回路からなる
ダブルインライン形の高密度小形電子回路が構成される
。
端に、それぞれ複数本の上記のリード端子２２を装着し
、それぞれの裏面に形成された導体パターン（図示せず
）とリード端子２２の上下部接続端子２２ｂおよび２２
ｃとをそれぞれはんだ９を用いて電気的、Ｉａ械的に接
続した後、下部基板１７の裏面にエポキシ系の樹脂材で
外装置５を施こし、第１および第２の電子回路からなる
ダブルインライン形の高密度小形電子回路が構成される
。
第３図は、下面に能動電子部品２３および受動電子部品
２４を装着した基板１の両端に、第５０に示したリード
端子１４を水平方向および垂直方向にそれぞれ装着した
第３の実施例を示す。
２４を装着した基板１の両端に、第５０に示したリード
端子１４を水平方向および垂直方向にそれぞれ装着した
第３の実施例を示す。
第４図は、第１図とほぼ同様に、裏面にチップコンデン
サ３、ダイオード４、半導体ＩＣ５、チップフィルタ６
辱を搭載し、表面には挿通された中継ピン１１を利用し
て発振素子１３を装着した基板１の一端に、第５図に示
したリード端子１４を複数本水平方向に装着し、シング
ルインライン形の小形電子回路を構成した第４の実施例
を示す。
サ３、ダイオード４、半導体ＩＣ５、チップフィルタ６
辱を搭載し、表面には挿通された中継ピン１１を利用し
て発振素子１３を装着した基板１の一端に、第５図に示
したリード端子１４を複数本水平方向に装着し、シング
ルインライン形の小形電子回路を構成した第４の実施例
を示す。
なお、リード端子の取り付け端子部１４ｃ又は２２ｄに
接続するものは、上記の電子部品のほかに、シールド板
、ノイズ防止用部品、あるいはブロック等でもよい。ま
た、外装置５は片面だけでなく両面に施してもよく、部
分的でもよい。
接続するものは、上記の電子部品のほかに、シールド板
、ノイズ防止用部品、あるいはブロック等でもよい。ま
た、外装置５は片面だけでなく両面に施してもよく、部
分的でもよい。
（発明の効果）
以上説明したように１本発明によれば、１個以上の接続
端子部と取り付け端子部を形成したリード端子の使用に
よって、各回路機能の分離や補正が容易且つ確実となる
ばかりでなく、回路別の製造が容易な、高耐圧、高精度
の高性能小形電子回路が得られる。
端子部と取り付け端子部を形成したリード端子の使用に
よって、各回路機能の分離や補正が容易且つ確実となる
ばかりでなく、回路別の製造が容易な、高耐圧、高精度
の高性能小形電子回路が得られる。
第１図は（ａ）および（ｂ）は本発明による小形電子回
路の第１の実施例を示す平面図および側面図、第２図、
第３図および第４図は本発明の第２．第３および第４の
実施例の側面図、第５図は、第１、第３および第４の実
施例の使用されるリード端子の斜視図、第６図は第２の
実施例に使用されるリード端子の斜視図、第７図および
第８図は従来の小形電子回路の側面図である。 １、２．１６．１７・・・基板、３・・・チップコンデ
ンサ、４ ・・・ダイオード、５・・・半導体ＩＣ１６
・・・チップフィルタ、７゜８ 、１４．２２・・・
リード端子、７ａ。 ８ａ、 １４ａ、 ２２ａ・・・末端部、９ ・・・は
んだ、１０・・・導体パターン、１１・・・中継ピン、
１１ａ−頭部、１２−・・可変素子、１２ａ、 １２ｂ
・・・端子、１３・・・発振素子、１３ａ、１３ｂ・・
・リード線、 １４ｂ、 ２２ｂ、 ２２ｃ・・・接続
端子部、１４ｃ、 ２２ｄ・・・取り付け端子部、１５
・・・外装、１８・・・チップバリスタ、１９・・・ゲ
ートアレイ、２０・・・メモリ、２１・・・ＣＰＵ。 ２３・・・能動電子部品、２４・・・受動電子部品。 特許出願人 松下電器産業株式会社 第１図 （ａ） １−６−基、板、 ３−）−、、ブコ）デンサ
４．−ダイオード５、−６±導イ本ＩＣ６−士１．ブフ
ィルタ ９−１コんだ１０−．４体パターン １１
８．−宇を区ごン １１ ａ−５Ａ＃ １２−可斐
木十１２ａ、１２ｂ −ｊ／ｆｎ子 １３ 、、、
ｅｊＰｔ木＋ １３ａ、１３ｂ−リード線１４− ’
Ｊ−ドＸＦ＋ １４ａ−瑚木韻１４ｂ −ｗｓｔＷ
Ａ子部１４ｃｍ取り付け矧＋１５１５−外艮 第２図 ３−、チ、・７ブコ）テ゛ンサ ４−０−ダイオード
５９０．千番体ＩＣ６−、チ・７アフイルク ９
−１コんだ １５−外茨 １６．１７−、、基板１
ｓ ＋、ｖ’ｍす入夕１９ ｔｏ−ドアｔ、イ２ｏ
−，メ＋す２１、−ＣＰＵ ２２−リードｉ±
２２ａ 、ＪＪ＠）２２ｂ−−６下邪棲Ｍｌ端十部
２２ｃ−土醪嗜騒υ職子ル２２ｄ−取り付σ層千都 第３図 １一基板 １４−、リード猶± １４ｂ−Ｍ端＋部
１４ｃ−取り付けＭＯＩＳ ２３−ｔＦｌｔ＋部品
２４、−’ｔｌ’ｌ電千部品第４図 ３−＋ ＋７ブコンテ゛ン”ｊ ５−ｆ４鉢ｒｃ
６−、子７フ゛フｌルタ１１−中Ｉｖごン １１
ａ−頭第 １３−家に槓木十１３ａ、１３ｂ、、、ワ
ード犀東 １４．２１−リード部子 １４ａ 、２２ａ−１原論
部 １４ｂ −、、ｍ十ル１４ｃｍＩＸ ’Ｊ付け堵
十部
路の第１の実施例を示す平面図および側面図、第２図、
第３図および第４図は本発明の第２．第３および第４の
実施例の側面図、第５図は、第１、第３および第４の実
施例の使用されるリード端子の斜視図、第６図は第２の
実施例に使用されるリード端子の斜視図、第７図および
第８図は従来の小形電子回路の側面図である。 １、２．１６．１７・・・基板、３・・・チップコンデ
ンサ、４ ・・・ダイオード、５・・・半導体ＩＣ１６
・・・チップフィルタ、７゜８ 、１４．２２・・・
リード端子、７ａ。 ８ａ、 １４ａ、 ２２ａ・・・末端部、９ ・・・は
んだ、１０・・・導体パターン、１１・・・中継ピン、
１１ａ−頭部、１２−・・可変素子、１２ａ、 １２ｂ
・・・端子、１３・・・発振素子、１３ａ、１３ｂ・・
・リード線、 １４ｂ、 ２２ｂ、 ２２ｃ・・・接続
端子部、１４ｃ、 ２２ｄ・・・取り付け端子部、１５
・・・外装、１８・・・チップバリスタ、１９・・・ゲ
ートアレイ、２０・・・メモリ、２１・・・ＣＰＵ。 ２３・・・能動電子部品、２４・・・受動電子部品。 特許出願人 松下電器産業株式会社 第１図 （ａ） １−６−基、板、 ３−）−、、ブコ）デンサ
４．−ダイオード５、−６±導イ本ＩＣ６−士１．ブフ
ィルタ ９−１コんだ１０−．４体パターン １１
８．−宇を区ごン １１ ａ−５Ａ＃ １２−可斐
木十１２ａ、１２ｂ −ｊ／ｆｎ子 １３ 、、、
ｅｊＰｔ木＋ １３ａ、１３ｂ−リード線１４− ’
Ｊ−ドＸＦ＋ １４ａ−瑚木韻１４ｂ −ｗｓｔＷ
Ａ子部１４ｃｍ取り付け矧＋１５１５−外艮 第２図 ３−、チ、・７ブコ）テ゛ンサ ４−０−ダイオード
５９０．千番体ＩＣ６−、チ・７アフイルク ９
−１コんだ １５−外茨 １６．１７−、、基板１
ｓ ＋、ｖ’ｍす入夕１９ ｔｏ−ドアｔ、イ２ｏ
−，メ＋す２１、−ＣＰＵ ２２−リードｉ±
２２ａ 、ＪＪ＠）２２ｂ−−６下邪棲Ｍｌ端十部
２２ｃ−土醪嗜騒υ職子ル２２ｄ−取り付σ層千都 第３図 １一基板 １４−、リード猶± １４ｂ−Ｍ端＋部
１４ｃ−取り付けＭＯＩＳ ２３−ｔＦｌｔ＋部品
２４、−’ｔｌ’ｌ電千部品第４図 ３−＋ ＋７ブコンテ゛ン”ｊ ５−ｆ４鉢ｒｃ
６−、子７フ゛フｌルタ１１−中Ｉｖごン １１
ａ−頭第 １３−家に槓木十１３ａ、１３ｂ、、、ワ
ード犀東 １４．２１−リード部子 １４ａ 、２２ａ−１原論
部 １４ｂ −、、ｍ十ル１４ｃｍＩＸ ’Ｊ付け堵
十部
Claims (1)
- 末端部に、少なくとも１箇所の、基板に装着する折り
曲げられた接続端子部と、シールド板、電子部品等を接
続する取り付け端子部とを設けたリード端子を使用した
ことを特徴とする小形電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262860A JPH01106490A (ja) | 1987-10-20 | 1987-10-20 | 小形電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262860A JPH01106490A (ja) | 1987-10-20 | 1987-10-20 | 小形電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106490A true JPH01106490A (ja) | 1989-04-24 |
Family
ID=17381638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262860A Pending JPH01106490A (ja) | 1987-10-20 | 1987-10-20 | 小形電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106490A (ja) |
-
1987
- 1987-10-20 JP JP62262860A patent/JPH01106490A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| JPS6352781B2 (ja) | ||
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JP2000004071A (ja) | 電子回路ユニット | |
| JPH01106490A (ja) | 小形電子回路 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP3061031B2 (ja) | プリント配線基板 | |
| JPH0737360Y2 (ja) | 集積回路部品 | |
| JPH0439668Y2 (ja) | ||
| JP2571022B2 (ja) | 半導体集積回路装置 | |
| JPH0349420Y2 (ja) | ||
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH0458189B2 (ja) | ||
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JPH04186667A (ja) | 半導体装置 | |
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JPH0224263Y2 (ja) | ||
| JPH0533016Y2 (ja) | ||
| JPH0429585Y2 (ja) | ||
| JPS6120737Y2 (ja) | ||
| JPH0230843Y2 (ja) | ||
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JPH04245467A (ja) | 混成集積機能回路装置 | |
| JPH0582345A (ja) | チツプ型電子部品 |