JPH01108764A - 絶縁膜形成方法 - Google Patents

絶縁膜形成方法

Info

Publication number
JPH01108764A
JPH01108764A JP26689387A JP26689387A JPH01108764A JP H01108764 A JPH01108764 A JP H01108764A JP 26689387 A JP26689387 A JP 26689387A JP 26689387 A JP26689387 A JP 26689387A JP H01108764 A JPH01108764 A JP H01108764A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
insulating film
ion
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26689387A
Other languages
English (en)
Other versions
JPH0571186B2 (ja
Inventor
Mayumi Nomiyama
野見山 真弓
Hideaki Yamagishi
秀章 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP26689387A priority Critical patent/JPH01108764A/ja
Publication of JPH01108764A publication Critical patent/JPH01108764A/ja
Publication of JPH0571186B2 publication Critical patent/JPH0571186B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は例えばMOS  ICの形成に用いて好適なS
il板に関するものである。
〈従来の技術〉 一般にMOS  IGではトランジスタは基板の表面近
傍のみに存在し、!!板の大部分は機械的強度を保つ為
に必要なだけである。また、基板そのものが半導体であ
るため基板にリーク電流が流れ無効の電力を消費する。
この様な無効電力の消費を防止する手段として、!!板
としてサファイアを用いこのサファイアの表面に81を
エピタキシャル成長させたもの(S 08−si l 
I 1con−on−sapphire)があり、この
基板は集積密度の増大、高速化。
低消費電力化および高信頼性を実現することが出来る。
また、Si単結晶基板の表面をS i O2化しこの上
に多結晶ないしアモルファスの3iをエピタキシャル成
長させ、これら多結晶またはアモルファス9iの一端を
81単結晶基板の表面に接触させておきそこを種として
、レーザビームや電子ビーム等で順次単結晶化する( 
S Ol−5i I l 1con−。
n−1nstllator )ものや、Sil板中に直
接酸素イオンを大量に注入し5i0211を形成しよう
とする方法(SIMOX)も考えられている。
〈発明が解決しようとする問題点〉 しかしながら上記従来の方法において、SOSはサファ
イアとSiの熱膨脂係数の違いによる圧縮歪み、高密度
な格子欠陥、サファイアとSiの界面における遷移領域
の存在、1板からのAl不純物のオートドーピング等の
問題があり、また。
SOIはまだ技術的に確立されておらず、さらに。
SIMOXは絶1IIIII形成の為の多聞のm素イオ
ンをすべてイオン注入により供給するので、大電流(〜
0.IA)イオン注入装置(この電流値は一般の注入装
置に比較して2桁程度高い電流値である)が必要となり
実用的ではないという問題がある。
本発明は上記従来技術の問題点に鑑みて成されたもので
、一般に用いられているイオン注入装置を用いて基板と
同族のイオンをaSr!1に注入し。
大気圧程度の酸素(または窒素)雰囲気中でアニールす
ることにより基板の表面下に絶縁層を形成することを目
的とする。
く問題点を解決するための手段〉 上記問題点を解決するための本発明の構成は。
Si単結品基板の表面にこの基板と同族の元素を高濃度
にイオン注入し、この基板を酸素または窒1#雰囲気中
でアニールすることにより基板の表面下に絶縁層を形成
したことを特徴とするものである。
く実施例〉 第1図はS1単結晶基板に 族のGeをイオン注入した
状態を示す断面図で、1は単結晶Si基板、2はSi+
G、eの非晶質層であり、3は注入深さの位! (as
 1g1plantationとな−)Tい8゜この実
胞例ではイオンの加速エネルギーを200Kev、 ド
ーズl15X10雷’ a tm/cm2. 注入深さ
0.1μmfy度としている。
第2図は第1の図の様にイオン注入したSi基板1を窒
素雰囲気(1気圧)中で1170’C程度でアニールを
行った状態を示し、第1図で示す非晶質層がGeを含む
単結晶114となり、注入深さの位a (as +g+
pla  に絶縁115が形成された状態を示している
。この絶縁膜は深さ0.1μmの所に形成されたダング
リングボンド(どの原子とも結合していない不安定なポ
ンド)がイオン注入時およびアニール時に入った窒素ま
たは酸素と結合することにより形成される。また、イオ
ン注入により基板の表面には欠陥が生じるがその欠陥は
0゜1μmの位置に形成されたダングリングボンドの部
分に集中するというゲッタリング効果により。
基板表面を完全な単結晶に復帰させることが出来る。
第3図(a)、(b)、(c)は第4図に示すSil板
の表面0.1μmおよび0.4μmの深さの位置をE 
S CA (electron apectrosco
py f。
r chemical analysisにより測定し
、Si原子の結合状態を結合エネルギー(横軸)と光電
子数(縦軸)の関係として示している。図によれば0゜
1μmの所にはS(の他絶縁膜としてのS i Ox 
*5fsNaが存在していることが分る。なお、上記実
施例に限ることなく例えばイオン注入前に基板の表面に
予め所望の元素を含む膜を形成しておくことにより、I
I成の変化をl1tXIすることも可能である。この様
なSO[によれば前述のSO8と同様の効果を得ること
ができ、また、熱膨脂係数や界面における遷移領域の存
在もないので、I板の表面にトランジスタなどを形成す
れば、より信頼度の高いものとなる。
なお1本実施例においては3i単結晶基板にGeを高濃
度にイオン注入し、窒素雰囲気中でアニールしたが、s
ki板に3iおよびその他の 族元素を高濃度にイオン
注入してもよく、酸素雰囲気中でアニールしてもよい。
また、加速エネルギーやドーズ量も本実施例に限ること
なく必要に応じて適切に選択することが出来る。
〈発明の効果〉 以上実施例とともに具体的に説明したように本発明によ
れば、一般に用いられているイオン注入装置を用いて基
板と同族のイオンを高′a度に注入し、大気圧程度の酸
素(または窒素)雰囲気中でアニールすることにより、
プロセスの簡略化および価格の上昇を招くことなく基板
の表面下に絶縁膜を形成することができ、トランジスタ
等を形成した場合集積密度の増大、高速化、低消費電力
化および高信頼性を実現することが出来る。
【図面の簡単な説明】
第1図は基板に同族の元素をイオン注入した状態を示す
断面図、第2図は第1図に示す基板をアニールした状態
を示す断面図、第3図はSi原子の結合状態を示す図、
第4図は第3図における測定対象位置を示す図である。 1・・・単結晶3i基板、2・・・非晶質層、3・・・
注入深さの位置、4・・・Geを含む3i単結晶、絶縁
膜。 園 (c) 10.4J、1m内部) スルギー

Claims (1)

    【特許請求の範囲】
  1.  Si単結晶基板の表面にこの基板と同族の元素を高濃
    度にイオン注入し、この基板を酸素または窒素雰囲気中
    でアニールすることにより基板の表面下に絶縁膜を形成
    したことを特徴とする絶縁膜形成方法。
JP26689387A 1987-10-22 1987-10-22 絶縁膜形成方法 Granted JPH01108764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26689387A JPH01108764A (ja) 1987-10-22 1987-10-22 絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26689387A JPH01108764A (ja) 1987-10-22 1987-10-22 絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JPH01108764A true JPH01108764A (ja) 1989-04-26
JPH0571186B2 JPH0571186B2 (ja) 1993-10-06

Family

ID=17437117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26689387A Granted JPH01108764A (ja) 1987-10-22 1987-10-22 絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPH01108764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332059A (ja) * 1989-06-29 1991-02-12 Nec Corp 半導体受光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332059A (ja) * 1989-06-29 1991-02-12 Nec Corp 半導体受光素子

Also Published As

Publication number Publication date
JPH0571186B2 (ja) 1993-10-06

Similar Documents

Publication Publication Date Title
US6737670B2 (en) Semiconductor substrate structure
US7485541B2 (en) Creation of high mobility channels in thin-body SOI devices
US7416959B2 (en) Silicon-on-insulator semiconductor wafer
US7390725B2 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US5888297A (en) Method of fabricating SOI substrate
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
KR20090042712A (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
Serre et al. β-SiC on SiO2 formed by ion implantation and bonding for micromechanics applications
JPH01108764A (ja) 絶縁膜形成方法
JPS63217657A (ja) 半導体基板の製造方法
US12027421B2 (en) Low-temperature method for transfer and healing of a semiconductor layer
JPS5860556A (ja) 半導体装置の製法
US7112850B2 (en) Non-volatile memory device with a polarizable layer
JPH04115511A (ja) Soi基板の製造方法
US6037198A (en) Method of fabricating SOI wafer
JP2755653B2 (ja) Soi構造の形成方法
US20170256438A1 (en) Soi substrate and manufacturing method thereof
JPS63250812A (ja) 半導体基板の製造方法
JPH02228061A (ja) Soi基板の製造方法
KR20170103652A (ko) Soi 기판 및 그 제조방법
JPH04242958A (ja) 半導体基板の製造方法
JPS61180447A (ja) 半導体装置の製造方法
JPH0396223A (ja) Soi構造の形成方法
KR19990070559A (ko) 반도체 기판 제조방법