JPH02290045A - 非珪素半導体層を絶縁層に形成する方法 - Google Patents

非珪素半導体層を絶縁層に形成する方法

Info

Publication number
JPH02290045A
JPH02290045A JP1306747A JP30674789A JPH02290045A JP H02290045 A JPH02290045 A JP H02290045A JP 1306747 A JP1306747 A JP 1306747A JP 30674789 A JP30674789 A JP 30674789A JP H02290045 A JPH02290045 A JP H02290045A
Authority
JP
Japan
Prior art keywords
substrate
layer
silicon
heteroepitaxial
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1306747A
Other languages
English (en)
Inventor
Chu Wei-Kan
ウェイ‐カン　チュー
Arnold Reisman
アーノルド　レイスマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROELECTRON CENTER OF NORTH CAROLINA
University of North Carolina at Chapel Hill
Original Assignee
MICROELECTRON CENTER OF NORTH CAROLINA
University of North Carolina at Chapel Hill
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROELECTRON CENTER OF NORTH CAROLINA, University of North Carolina at Chapel Hill filed Critical MICROELECTRON CENTER OF NORTH CAROLINA
Publication of JPH02290045A publication Critical patent/JPH02290045A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は個々の回路装置および集積回路装置に形成する
半導体ウエハーの製造、特に薄い非珪素半導体層中にお
よびその上に装置を形成するための絶縁層上に薄い非珪
素半導体層を形成する方法に関する。
極めて大型の集積化適用のために高品質の絶縁基板上の
半導体（Ｓｏｌ）構造の製造が、特にトランジスターお
よび他の半導体構造の寸法の小型化につれて、半導体製
造において重要となる。ＳＯＩ技術は構造における、こ
の小型化のために装置間に良好な絶縁を設けるようにす
る。この絶縁は、回路の大きさが小さくなるにつれて、
構造間の電磁干渉および寄生容量に関連する問題が必要
となる。
珪素は、現在の集積回路装置において主な半導体材料で
あるために、多くの研究は絶縁体製造技術における珪素
の改良に集中している。特に困難な問題は、珪素半導体
基板の腐食を制御して薄い珪素エビタキシャル層で止め
ることである。多くの技術は、基板腐食を制御する試み
に用いられている。例えば、米国特許第３．　９９７．
　３８１号明細書には薄いエビタキシャル珪素層を珪素
基板に形成し、次いでこのエビタキシャル層に酸化珪素
層を形成することが記載されている。この積層装置を第
２酸化基板に結合する。このために、エビタキシャル層
を２個の基板間にはさむようにしている。これらの基板
は腐食により除去してエビタキシャル層を露出させてい
る。腐食液に浸された電極対間の起電力は、腐食中、酸
化剤の添加に際して調べて適当な腐食終点を定めている
。この腐食終点を制御する他の試みが米国特許第４，　
６０１，　７７９号明細書に記載されている。この米国
特許明細書には、埋込み腐食停止層（ｂｕｒｉｒｄ　ｅ
ｔｓｈ−ｓｔｏｒ　ｌａｙｅｒ）をエビタキシャル層に
、酸素または窒素イオンを注入することによって形成す
ることが記載されている。酸化物層をエビタキシャル部
分に生長させ、この酸化物層を用いて支持ウエハーの酸
化層との結合を形成している。結合した後、珪素基板を
腐食停止層まで腐食してエビタキシャル層を露出させる
。次いで、腐食停止層を除去して均一厚さの薄い珪素層
を形成している。
また、非珪素半導体を絶縁体構造に形成することに興味
が向けられている。非珪素半導体、例えばゲルマニウム
（Ｇｅ）、ひ化ガリウム（ＧａＡｓ）および珪素−ゲル
マニウム合金（Ｓｉ−Ｇｅ）は高温度、高電力、オプト
エレクトロニク、感放射および他の適用における利用が
高められている。従って、また、研究が非珪素半導体を
絶縁体構造に形成する技術に集中されている。この技術
の１つが米国特許第４，　２２６．　６４９号明細書に
記載されており、この米国特許明細書にはドープされた
（ｄｏｐｅｄ）　ｎ一形ひ化ガリウムのエビタキシャル
層をゲルマニウム基板に形成することが記載されている
。ひ化ガリウムの半絶縁Ｎ＋一形層をＮ一形活性層に生
長させ、積層体にゲルマニウムの薄いキヤ．，プを堆積
してイル。このゲルマニウム　キャップに金を堆積して
ゲルマニウムとの共融合金層を形成している。
合金を形成し、積層体を金属、ガラスまたはセラミック
基板に結合する。次いで、ゲルマニウム基板を除去して
装置形成のためにＮ一形ひ化ガリウム層を露出させてい
る。
上記米国特許第４．　２２６．　６４９号明細書にはひ
化ガリウムを絶縁体構造に形成する方法が記載されてい
るが、この技術は複雑で、かつ経費がかかる。
分＠Ｎ＋半絶縁層は、金属をひ化ガリウムに短絡現象の
生じないように防止するのに設ける必要がある。このＮ
＋層は装置性能および潜在的な信頼性を低下する問題を
導びく漏電問題を生ずる。金結合層は高価になり、また
多数のプロセス段階はひ化ガリウムを絶縁体構造に形成
するのに経費がかかりすぎることになる。
本発明の目的は、非珪素層を絶縁体構造に形成する方法
を提供することである。
本発明の他の目的は、回路基板の腐食問題を解消する非
珪素層を絶縁体基板に形成する方法を提供することであ
る。
また、本発明の他の目的は簡単で、安価な材料を使用し
、かつ装置性能および信頼性を低下しない、非珪素層を
絶縁体構造に形成する方法を提供することである。
本発明においては、先づヘテロエピタキシャル非珪素半
導体層を該ヘテロエピタキシャル層の非珪素半導体以外
の材料の第１基板に形成する。当業技術者においてよく
知られているように、エビタキシャル生長プロセスは薄
い単結晶材料層を単結晶基板に堆積する手段である。薄
膜が基板と同じ材料である場合（例えば、ひ化ガリウム
をひ化ガリウム基板に堆積する場合）、プロセスをホモ
エピタキシーと称している。他方において、堆積層を化
学的に異なる基板に堆積する場合（ひ化ガリウムを珪素
基板に堆積する場合）、プロセスをヘテロエビクキシー
と称している。
本発明において、ヘテロエピタキシャル非珪素半導体の
薄層を、珪素を生長することのできる格子構造を有する
基板に形成する。例えば、ゲルマニウム　ヘテロエピタ
キシャル層を珪素またはゲルマニウム　珪素合金基板に
形成でき；また、ひ化ガリウム　ヘテロエピタキシャル
層をゲルマニウムまたは珪素基板に形成でき；また、珪
素−ゲルマニウム合金ヘテロエピタキシャル層をひ化ガ
リウム基板に形成することができる。次いで、第１絶縁
体層をヘテロエピタキシャル層に、例えば酸化により、
または化学蒸着により形成することができる。第２絶縁
体層を半導体にするまたは半導体にしない第２基板に形
成し、第１および第２絶縁層を共に結合してユニファイ
構造（ｕｎｉｆｉｅｄｓｔｒｕｃｔｕｒｅ）を形成する
。次いで、第１基板をユニファイ構造から除去して結合
絶縁体層上のヘテロエピタキシャル層を露出する。
本発明の方法において、ヘテロエピタキシャル層を第１
基板の腐食によって露出する。ヘテロエピタキシャル層
および第１基板は異なる材料であるから、薄いヘテロエ
ビクキシャル珪素層における腐食停止を容易に制御する
ことができる。プロセスにおいて、酸化物、例えば二酸
化珪素（Ｓｉｎ２）を結合層としておよび絶縁体として
用い、このために金のような高価な材料を必要としない
ばかりか、特定のＮ＋半絶縁層を必要としない。酸化物
は基板における短絡または漏電の危険なく完全に絶縁す
ることができる。最後に、プロセスを簡単にかつ容易に
制御することができる。
次に、本発明を添付図面に基づいて説明する。
添付図面は本発明の好適例について示している。
しかしながら、本発明は多くの異なる形態で実施でき、
ここに示す例に制限されるものでなく、本発明は本明細
書および特許請求の範囲の記載を逸脱しないかぎり、種
々変更を加えることができる。
同様に、特性はすべての素子について同様である。更に
、一層明確にするために、層の厚さを拡大して示してい
る。
第ＩＡ〜ＩＤ図は、本発明によって非珪素半導体薄層ま
たは被膜を絶縁層に形成して非珪素半導体を絶縁体構造
に形成する方法を示している。第ＩＡ図において、基板
１０は、その上に薄い結晶性（ｃｒｙｓｔａ１ｌｉｎｅ
）　　非珪素ヘテロエピタキシャル層２０を、好ましく
は０．１〜５マイクロメートル厚さに生長または形成す
る。ヘテロエピタキシャル生長を容易にするために、基
板１０はヘテロエピタキシャル層の格子構造と実質的に
同じ格子構造を有する（例えばエビタキシャル層の格子
間隔の±２％内の格子間隔を有する）。
例示できる基板およびヘテロエピタキシャル層は例えば
ヘテロエビタヰシャル形成技術によるように後述してい
る。また、他のヘテロエピタキシャル形成技術および材
料を本発明において用いることができる。例えば、ダイ
ヤモンド　フィルム半導体を単結晶ニッケルにヘテロエ
ピタキシャル的に堆積する研究が進められている。
次いで、第ＩＢ図に示しているように、好ましくは０．
０１〜０．１０マイクロメートル（μｍ）厚さの二酸化
珪素のような絶縁層３０をヘテロエピタキシャル層２０
に堆積または他の手段で形成する。
第ＩＣ図において、珪素とすることのできる第２基板４
０はその上に堆積または形成した二酸化珪素の絶縁層５
０（好ましくは０，０１〜０．１０μｍ厚さ）を有する
。次いで、絶縁層３０をＢで示すように絶縁層５０に結
合する。一般に、この事は絶縁層３０および５０を互い
に向い合わせて熱的に結合してユニファイ構造を形成す
る。例えば、結合技術は、文献ｒＡｐｐｌｉｅｄ　Ｐｈ
ｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　Ｊ　Ｖｏｌ，　４８，　
Ｎｏ．１１９８６年１月６日発行：題目ｒｓＯＩ　技術
によるウエハー結合」およびｒＪｏｕｒｎａｌ　ｏｆ　
ｔｈｅ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　Ｓｏｃｉｅ
ｔｑＪＶｏｌ，　１３３，　Ｎｏ．８．　１９８６年８
月８日発行；題目「珪素誘電絶縁分離による電解補助結
合プロセス（Ｆｉｅｌｄ−Ａｅｓｉｓｔｅｄ　Ｂｏｎｄ
ｉｎｇ　ｐｒｏｉｅｓｓ）Ｊに記載されている。上記結
合は存在する任意の材料の融点以下で行う必要がある。
次いで、第ＩＣ図に示すユニファイ構造の基板１０を適
当な腐食液を用いて、または任意の他の通常の腐食プロ
セス、例えば湿式化学（ｗｅｔ　ｃｈｅｍｉｓｔｒｙ）
、プラズマまたは反応性イオン　エッチングを用いて実
質的に完全に腐食除去する。使用する特別の腐食は基板
１０およびヘテロエピタキシャル層２０について選択し
た材料に影響される。多くの種類の材料については後述
する。第ＩＤ図には絶縁体構造に形成したユニファイ非
珪素半導体を示している。
ヘテロエピタキシャル層２０と基板１０との間の不同１
　３一 性のために、ヘテロエピタキシャル層は有効な腐食停止
であり、従来技術に関連する問題を回避することができ
る。更に、酸化物結合層は優れた絶縁体および安価なプ
ロセスを達成する。
次に、本発明を実施例に基づいて説明する。
実施例１ 第ＩＡ〜ＩＤ図に示すように、本発明の方法を腐食性第
１基板１０としてＳ１およびヘテロエビクキシャル層２
０として６ｅを用いて行った。珪素基板が（１００）配
列を有する場合には、Ｇｅは同じ結晶配列を有するよう
にした。Ｇｅヘテロエピタキシャル層を薄い単結晶層と
して第１基板にＣＶＤ，　　ＭＢＢまたは他の適当な技
術を用いて形成した。エビタキシャル層２０の厚さは０
．１〜５μｍの範囲にした。二酸化珪素（Ｓｉロ，）の
絶縁層３０をヘテロエピタキシャル層２０に堆積して第
ＩＢ図の構造に形成した。絶縁層３０の厚さは０．０１
〜０．１０μｍの範囲にした。
また、第ＩＢ図の構造を、Ｇｅを８１第１基板に０．０
１〜０．０３μｍの深さに１０＋ｓ〜１０１６／ｃｍ２
のＧｅ注入量で注入し、次いで約１０５０℃に加熱して
？った。加熱中、酸化周囲大気において注入Ｇｅを再結
晶し、Ｓｉとのヘテロエピタキシャル的関係を発展させ
、同時にＳｉＯ。を６ｅの表面に形成した。
ヘテロエピタキシャル層２０および絶縁層３０の厚さは
Ｇｅの注入量および加熱温度に影響した。
また、第ＩＢ図に示す構造を、ヘテロエピタキシャルＧ
ｅ層２０を８１基板に形成し、次いで下側のＳｉ基板１
０からＧｅ層２０を介してＳｉＯ■層３０を形成するこ
とによって形成した。Ｓ１はＧｅ層２０を介してＧｅ一
空気界面に拡散プロセスによって通る。次いで、Ｓｉ０
２を約８００℃の温度で約１００分間にわたって酸化す
ることによって形成した。あるいは、またＳｌＯ■層を
シランー酸素混合物を用い、４００〜４５０℃、２００
　〜４００　ミリトル（ｍＴｏｒｒ）圧で化学蒸着（ｃ
Ｖ（］）によって堆積することができる。
第ＩＣ図に示すように、珪素、プレスド　ポリ（　ｐｒ
ｅｓｓｅｄ　ｐｏｌｙ）　、溶融シリカまたは他の適当
な材料を用いることができる第２基板４０に、絶縁層５
０、好ましくは二酸化珪素または酸化珪素を生長または
堆積する。絶縁層５０を０、Ｏｌ〜０．１　μｍの範囲
の厚さにした。
次いで、絶縁層３０を絶縁層５０に第ＩＣ図においてＢ
で示すように結合した。この結合は、絶縁層３０および
５０を向い合わせて熱的に結合し、ユニファイ構造を保
持する３００〜５００ｇの重量を用い、蒸気中で９０分
間にわたり９００℃で加熱してユニファイ構造を形成す
ることによって達成した。
次いで、基板１０を適当な酸を用いて、または湿式化学
、プラズマまたは反応性イオン　エッチングのような任
意の他の一般に利用される腐食プロセスを用いて腐食除
去した。Ｓ１を基板１０について用い、およびＧｅをエ
ビタキシャル層として用いる場合には、次の濃度の腐食
液：ｌ７ｍｊ２のエチレンジアミン、３ｇのピロカテコ
ール％８”βの水およびこの溶液の２〜４ｇ／１のピラ
ジン（１．４ジアジンの混合物（Ａ．　　レイスマン氏
ほかｒＴｈｅＣｏｎｔｒａｌｌｅｄ　Ｂｔｃｈｉｎｇ　
ｏｆ　Ｓｉｌｉｃｏｎ　ｉｎ　Ｃａｔａｌｙｚｅｄ８ｔ
ｈｙｅｎｅ　Ｄｉａｍｉｎｅ−Ｐｙｒｏｃａｔｅｃｈｉ
ｌ−Ｗａｔｅｒ　Ｓｏｌｕｔｌｏｎｓ，，Ｈにより）を
５０〜１１９℃の温度範囲で用いた。
実施例２ 第ＩＡ−１０図に示すように、本発明の方法を基板１０
としてＳ１　およびヘテロエピタキシャル層２０として
Ｓｉ−Ｇｅ合金を用いて行った。Ｓｉ　−Ｇｅ合金は下
側の珪素基板と同じ結晶配列を有する。Ｓｉ　−Ｇｅ合
金エビタキシャル層を薄い単結晶層として第１基板にＣ
ＶＤ，　ＭＢ８または他の適当な技術を用いて形成した
。特に、ヘテロエピタキシャルＳｉ　−Ｇｅ合金層をＳ
ｉ基板上に、シランおよびゲルマン　ガス源を用いるＭ
Ｂ［！技術によって形成した。エビタキシャル層の厚さ
を０．０１〜０、０３μｍの範囲にした。
第ＩＢ図に示すように、二酸化珪素（Ｓｉｎ２）のよう
な絶縁層３０をＳｉ−Ｇｅ合金のヘテロエピタキシャル
層２０に堆積した。絶縁層３０の厚さを０．Ｏｌ〜０．
１μｍの範囲にした。第２基板２０および絶縁体５０を
形成し、実施例ｌに記載するように行って結合した。次
いで、基板１０を適当な酸を用いて、または湿式化学、
プラズマまたは反応性イオン　エッチングのような任意
の他の一般に利用される腐食プロセスを用いて腐食除去
した。Ｓｉを基板１０とて用い、ふよぴＳｉ−Ｇｅ合金
をエビタキシャル層２０として用いた場合には、次の濃
度の腐食液；１７ｍｌのエチレンジアミン、３ｇのピロ
カテコール、８印βの水およびこの溶液の２〜４ｇ／１
のピラジン（１，４−ジアジン）を用いた。
実施例３ 第ＩＡ〜ＩＤ図に示すように、本発明の方法を基板１０
としてＧｅＡｓおよびヘテロエビタキシャノレ層２０と
してＳｉ−Ｇｅ合金をを用いて行った。また、Ｇｅエピ
クキシャル層をＧｅＡｓ第１基板と用いることができる
。Ｓｉ−Ｇｅ合金は下側の珪素基板と同じ結晶配列を有
する。Ｓｉ−Ｇｅ合金ヘテロエピタキシャル層を薄い単
結晶層として第１基板にＣＶＤ，　ＭＢＢまたは他の適
当な技術を用いて形成した。特に、ヘテロエビクキシャ
ルＳｉ−Ｇｅ合金層２０を、好ましくはＭＢＩＥによっ
て形成した。エビタキシャル層の厚さを０．１〜１、０
μｍの範囲にした。
第ＩＢ図に示すように、絶縁層３０、例えば二酸化珪素
（Ｓｉｎ２）をＳ１−Ｇｅ合金のヘテロエピタキシャル
層２０に堆積または生長させた。絶縁層３０の厚さを０
．０１〜０．１　μｍの範囲にした。第２基板４０およ
び絶縁体５０を形成し、実施例１に記載するように行っ
て結合した。次いで、基板１０を適当な酸を用いて、ま
たは湿式化学、プラズマまたは反応性イオン　エッチン
グのような任意の一般に利用される腐食プロセスを用い
て腐食除去した。ＧｅＡｓを第１基板として用い、およ
びＳｉ−Ｇｅ合金をヘテロエピタキシャル層２０として
用いた場合には、次の濃度の腐食液：１重量部のＢｒ２
に対して９９重量％のＭＢＯＩ１を６０℃で用いた。
実施例４ 第ＩＡ〜ＩＤ図に示すように、本発明の方法を第１基板
１０としてＧｅおよびヘテロエピタキシャル層２０とし
てＧｅＡｓを用いて行った。ＧｅＡｓはＧｅ基板格子構
造と同じ結晶配列を有する。ＧｅＡｓヘテロエビクキシ
ャル層を薄い単結晶層として第１基板にＣＶＤ　，　Ｍ
ＢＥまたは他の適当な技術を用いて形成した。特に、ヘ
テロエピタキシャルＧｅＡＳ層２０はＣＶＤまたはＭＢ
Ｂプロセスによって形成した。エピタキシャル層の厚さ
を０．１〜１．０　μｍの範囲にした。
第ＩＢ図に示すように、絶縁層２０、例えば二酸化珪素
（Ｓｉｎ２）をＳｉ−Ｇｅ合金のヘテロエピタキシャル
層２０に約４００〜４５０℃でＣＶＤプロセスによって
堆積した。絶縁層３０の厚さを０．０１〜０．１０μｍ
の範囲にした。第２基板２０および絶縁体５０を形成し
、実施例１に記載するように行って結合した。次いで、
基板２０を適当な酸を用いて、または湿式化学、プラズ
マまたは反応性イオン　エッチングのような任意の一般
に利用される腐食プロセスを用いて腐食除去した。Ｇｅ
を基板１０として用い、およびＧｅＡｓをヘテロエピタ
キシャル層２０として用いた場合には、次の濃度の腐食
液：　ＩＨＦ　：　Ｈ２０２：　４｝１２０（容量で）
を２５℃、０．５　μｍ　／分で、またはＩＮＦ２｝Ｉ
ＮＯ３　’　４Ｈ２０　（容世で）を２５℃で用いた。
実施例５ 第ＩＡ〜ＩＤ図に示すように、本発明の方法を基板１０
としてＧｅ−Ｓｉ合金を用い、およびヘテロエピタキシ
ャル層２０としてＧｅを用いて行った。また、Ｇｅ，　
Ｇｅ−Ｓｉ合金またはＧｅＡｓのへテロエビタキシャ？
層をＧｅ−Ｓｉ合金第１基板と用いることができる。
この場合、Ｇｅは（１００）結晶配列を有するものとし
た。Ｇｅ合金ヘテロエピタキシャル層を薄い単結晶層と
して第１基板にＣＶＤ，　ＭＢＢまたは他の適当な手段
を用いて形成した。特に、ヘテロエピタキシャルＧｅ層
２０をＧｅｌｌ４−Ｈ２混合物から堆積により形成した
。エビタキシャル層の厚さを０．１〜１、０μｍの範囲
にした。
第ＩＢ図に示すように、絶縁層３０、例えば二酸化珪素
（Ｓ１０■）を８１−Ｇｅ合金のヘテロエピタキシャル
層２０に標準ＣＶＤ技術によって生長または堆積した。
絶縁層３０の厚さを０．０１〜０，１　μｍにした。第
２基板４０およぴ絶縁体５０を形成し、実施例１に記載
するように行って結合した。次いで、第１基板１０を適
当な酸を用いて、または湿式化学、プラズマまたは反応
性イオン　エッチングのような任意の一般に利用されて
いる腐食プロセスを用いて腐食除去した。Ｇｅ−Ｓｉ合
金を基板１０として用いおよびＧｅをヘテロエピタキシ
ャル層２０として用いた場合には、次の濃度の腐食液；
１７ｍｊ２のエチレンジアミン、３ｇのピロカテコール
、８ｍｊ２の水およびこの溶液の２〜４ｇ／βの１．４
−ジアジンを用いた。
上述するように、本発明の方法を多数の半導体装置に用
いることのできる、絶縁体構造に非珪素半導体を形成す
る効果的な手段について記載している。
本発明を添付図面および好適な具体例について記載した
が、本発明は本明細書および特許請求の範囲の記載を逸
脱しないかぎり、種々変更を加えることができる。
【図面の簡単な説明】
第ＩＡ〜ＩＤ図は本発明の方法の１例の非珪素ＳＤＩ構
造の形成段階を示す説明用線図である。 １０・・・基板く第１基板） ２０・・・非珪素ヘテロエピタキシャル層３０・・・絶
縁層 ４０・・・基板（第２基板） ５０・・・絶縁層（絶縁体）

Claims (1)

  1. 【特許請求の範囲】 １、（ａ）ヘテロエピタキシャル非珪素半導体層を第１
    基板に形成し； （ｂ）第１絶縁層を前記ヘテロエピタキシャル非珪素半
    導体層に形成し； （ｃ）第２絶縁層を第２基板に形成し； （ｄ）前記第１および第２絶縁層を共に結合し；および （ｅ）前記第１基板を除去する 各段階からなることを特徴とする非珪素半導体層を絶縁
    層に形成する方法。 ２、前記第１基板を珪素、ゲルマニウム、ひ化ガリウム
    または珪素−ゲルマニウム合金からなる群から選択する
    請求項１記載の方法。 ３、前記第１基板を半導体材料とする請求項１記載の方
    法。 ４、前記ヘテロエピタキシャル非珪素半導体層をゲルマ
    ニウム、ひ化ガリウムまたは珪素−ゲルマニウム合金か
    らなる群から選択する請求項１記載の方法。 ５、前記第１基板を、前記ヘテロエピタキシャル非珪素
    半導体層の結晶構造に適合する結晶構造を有する結晶性
    材料とする請求項１記載の方法。 ６、段階（ｂ）は二酸化珪素層をヘテロエピタキシャル
    層に形成する段階を含む請求項１記載の方法。 ７、段階（ｃ）は二酸化珪素層を前記第２基板に形成す
    る段階を含む請求項１記載の方法。 ８、前記第２基板を結晶性珪素とする請求項１記載の方
    法。 ９、前記結合段階（ｄ）は前記第１および第２絶縁層を
    熱的に結合する段階を含む請求項１記載の方法。 １０、前記除去段階（ｅ）は、前記ヘテロエピタキシャ
    ル非珪素半導体層を腐食しない腐食液で前記第１基板を
    腐食し、これにより前記第１基板を腐食除去し、および
    前記ヘテロエピタキシャル非珪素半導体層で停止する請
    求項１記載の方法。 １１、（ａ）ゲルマニウム、ひ化ガリウムまたは珪素−
    ゲルマニウム合金からなる群から選 択するヘテロエピタキシャル層を、珪素、 ゲルマニウム、ひ化ガリウムまたは珪素− ゲルマニウム合金からなる群から選択する 第１基板に形成し； （ｂ）第１絶縁層を前記ヘテロエピタキシ ャル層に形成し； （ｃ）第２絶縁層を第２基板に形成し； （ｄ）前記第１および第２絶縁層を結合し；および （ｅ）前記第１基板を除去する 各段階からなることを特徴とする半導体層を絶縁層に形
    成する方法。 １２、前記ヘテロエピタキシャル層をゲルマニウムとし
    、前記第１基板を珪素とし、および前記除去段階（ｅ）
    は前記第１基板をエチレンジアミン、ピロカテコール、
    水および１、４−ジアジンを含む溶液において腐食除去
    する段階を含む請求項１１記載の方法。 １３、前記ヘテロエピタキシャル層を珪素−ゲルマニウ
    ム合金とし、前記第１基板を珪素とし、および前記除去
    段階（ｅ）は前記第１基板をエチレンジアミン、ピロカ
    テコール、水および１、４−ジアジンを含む溶液におい
    て腐食除去する段階を含む請求項１１記載の方法。 １４、前記ヘテロエピタキシャル層を珪素−ゲルマニウ
    ムとし、前記第１基板をひ化ガリウムとし、および前記
    除去段階（ｅ）は前記第１基板をメタノ−ル−Ｂｒ＿２
    溶液において腐食除去する請求項１１記載の方法。 １５、前記ヘテロエピタキシャル層をひ化ガリウムとし
    、前記第１基板をゲルマニウムとし、および前記除去段
    階（ｅ）は前記第１基板をＨＦ、Ｈ＿２Ｏ、Ｈ＿２Ｏの
    溶液において腐食除去する段階を含む請求項１１記載の
    方法。 １６、前記ヘテロエピタキシャル層をゲルマニウムとし
    、前記第１基板を珪素−ゲルマニウム合金とし、および
    前記除去段階（ｅ）は前記第１基板をエチレンジアミン
    、ピロカテコール、水、１、４−ジアジンを含む溶液に
    おいて腐食除去する請求項１１記載の方法。 １７、（ａ）ゲルマニウムを珪素第１基板の表面の下に
    注入し； （ｂ）二酸化珪素層を再結晶ゲルマニウム層に形成しな
    がら、ゲルマニウムを前記珪 素第１基板の前記表面に再結晶するよう に加熱し； （ｃ）絶縁層を第２基板に形成し； （ｄ）前記二酸化珪素層および前記絶縁層を共に結合し
    ；および （ｅ）前記第１基板を除去する 各段階からなるゲルマニウムを絶縁体構造に形成する方
    法。 １８、前記絶縁層を二酸化珪素とする請求項１７記載の
    方法。 １９、前記除去段階（ｅ）は、前記第１基板をエチレン
    ジアミン、ピロカテコール、水および １、４−ジアジンを含む溶液において腐食除去する段階
    を含む請求項１７記載の方法。
JP1306747A 1988-11-29 1989-11-28 非珪素半導体層を絶縁層に形成する方法 Pending JPH02290045A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US277168 1988-11-29
US07/277,168 US4891329A (en) 1988-11-29 1988-11-29 Method of forming a nonsilicon semiconductor on insulator structure

Publications (1)

Publication Number Publication Date
JPH02290045A true JPH02290045A (ja) 1990-11-29

Family

ID=23059694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1306747A Pending JPH02290045A (ja) 1988-11-29 1989-11-28 非珪素半導体層を絶縁層に形成する方法

Country Status (4)

Country Link
US (1) US4891329A (ja)
EP (1) EP0371862A3 (ja)
JP (1) JPH02290045A (ja)
CA (1) CA2004073A1 (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
JP2680083B2 (ja) * 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
US5213993A (en) * 1989-09-13 1993-05-25 Kabushiki Kaisha Tobisha Method of manufacturing semiconductor substrate dielectric isolating structure
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH03160714A (ja) * 1989-11-20 1991-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US5183778A (en) * 1989-11-20 1993-02-02 Fujitsu Limited Method of producing a semiconductor device
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor
US5628834A (en) * 1990-03-23 1997-05-13 International Business Machines Corporation Surfactant-enhanced epitaxy
US5997638A (en) * 1990-03-23 1999-12-07 International Business Machines Corporation Localized lattice-mismatch-accomodation dislocation network epitaxy
US5316615A (en) * 1990-03-23 1994-05-31 International Business Machines Corporation Surfactant-enhanced epitaxy
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5141887A (en) * 1990-07-02 1992-08-25 Motorola, Inc. Low voltage, deep junction device and method
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
US5218213A (en) * 1991-02-22 1993-06-08 Harris Corporation SOI wafer with sige
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
KR930008861B1 (ko) * 1991-05-16 1993-09-16 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
US5259918A (en) * 1991-06-12 1993-11-09 International Business Machines Corporation Heteroepitaxial growth of germanium on silicon by UHV/CVD
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung eines Halbleitersubstrats
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
GB2279808B (en) * 1993-01-19 1996-11-20 Hughes Aircraft Co Thermally matched readout/detector assembly and method for fabricating same
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
JPH0794303A (ja) * 1993-05-04 1995-04-07 Kobe Steel Ltd 高配向性ダイヤモンド薄膜サーミスタ
US5442199A (en) * 1993-05-14 1995-08-15 Kobe Steel Usa, Inc. Diamond hetero-junction rectifying element
US5685946A (en) * 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5468674A (en) * 1994-06-08 1995-11-21 The United States Of America As Represented By The Secretary Of The Navy Method for forming low and high minority carrier lifetime layers in a single semiconductor structure
JPH0831791A (ja) * 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
US5985703A (en) * 1994-10-24 1999-11-16 Banerjee; Sanjay Method of making thin film transistors
DE4444055A1 (de) * 1994-12-10 1996-06-13 Bosch Gmbh Robert Verfahren zur Herstellung einer Diode und Diode
US5977604A (en) * 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US6015980A (en) * 1996-03-08 2000-01-18 The Regents Of The University Of California Metal layered semiconductor laser
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US5966622A (en) * 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6258664B1 (en) 1999-02-16 2001-07-10 Micron Technology, Inc. Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions
FR2794893B1 (fr) 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6635552B1 (en) * 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429070B1 (en) 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
AU2002253822A1 (en) * 2001-04-02 2002-10-21 Advanced Micro Devices, Inc. Multi-thickness silicide device
US7019339B2 (en) * 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
AU2002366856A1 (en) * 2001-12-21 2003-07-09 Aixtron Ag Method for depositing iii-v semiconductor layers on a non-iii-v substrate
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US9165805B2 (en) * 2008-12-17 2015-10-20 Alta Devices, Inc. Tape-based epitaxial lift off apparatuses and methods
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9978650B2 (en) * 2013-03-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor channel
US9064789B2 (en) 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2343294C3 (de) * 1973-08-28 1980-03-20 Bayer Ag, 5090 Leverkusen Verbundmaterialien und Verfahren zu ihrer Herstellung
US3959045A (en) * 1974-11-18 1976-05-25 Varian Associates Process for making III-V devices
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
US4116751A (en) * 1975-10-08 1978-09-26 Solomon Zaromb Methods and apparatus for producing unsupported monocrystalline films of silicon and of other materials
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
US4200474A (en) * 1978-11-20 1980-04-29 Texas Instruments Incorporated Method of depositing titanium dioxide (rutile) as a gate dielectric for MIS device fabrication
US4288470A (en) * 1978-12-11 1981-09-08 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements having multiple dielectric layers of silicon nitride, silicon dioxide, and rutile titanium dioxide
US4226649A (en) * 1979-09-11 1980-10-07 The United States Of America As Represented By The Secretary Of The Navy Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
JPS58135628A (ja) * 1982-02-08 1983-08-12 Asahi Chem Ind Co Ltd 化合物半導体薄膜構造体の製造方法
JPS59111321A (ja) * 1982-12-17 1984-06-27 Asahi Chem Ind Co Ltd 化合物半導体薄膜構造体及びその製造方法
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US4554728A (en) * 1984-06-27 1985-11-26 International Business Machines Corporation Simplified planarization process for polysilicon filled trenches
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure

Also Published As

Publication number Publication date
CA2004073A1 (en) 1990-05-29
US4891329A (en) 1990-01-02
EP0371862A3 (en) 1990-11-22
EP0371862A2 (en) 1990-06-06

Similar Documents

Publication Publication Date Title
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
AU745460B2 (en) Method of manufacturing semiconductor article
US5453394A (en) Process for preparing semiconductor substrate by bringing first and second substrates in contact
EP0520216B1 (en) Fabrication of defect free silicon on an insulating substrate
US7101772B2 (en) Means for forming SOI
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US5013681A (en) Method of producing a thin silicon-on-insulator layer
CA2075020C (en) Method for preparing semiconductor member
JPS61296709A (ja) 半導体装置の製造方法
JP4954853B2 (ja) ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス
US4997787A (en) Method for fabricating a semiconductor film which is electrically isolated from a substrate
TW201705382A (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
AU745315B2 (en) Method for manufacturing semiconductor article
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
JPH05217824A (ja) 半導体ウエハ及びその製造方法
JP2680800B2 (ja) Ｓｏｉウェーハおよびその製造方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JPS59182538A (ja) 半導体装置およびその製造方法
JPH02218109A (ja) 珪素層を絶縁層に形成する方法
JP3112100B2 (ja) 半導体基材の作製方法
JPH09121039A (ja) 半導体部材
JPH02228061A (ja) Ｓｏｉ基板の製造方法
JPH05217828A (ja) 半導体基体及びその作製方法
Gamble et al. Coplanar waveguides on SOI and OPS substrates