JPH01109972A - 映像拡大信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、メモリを使用して映像信号を処理し、拡大
した映像を映出する映像信号を作成する映像拡大信号処
理装置に関するものである。

［従来の技術］ 第４図は従来のビデオテープレコーダに使用されている
映像拡大信号処理装置の一例のブロック回路図で、ある
部分の映像を４倍に拡大する場合の構成を示している。

図において、（１）は原映像信号の入力端、（２）は映
像信号の１フィールド分の画素情報を記憶する容量をも
つメモリ、（３）は拡大処理されて映像信号の出力端、
（４）は、メモリ（２）への書き込み時の列アドレスを
生成するカウンタ（５）の出力と、メモリ（２）から読
み出し時の列アドレスを生成するカウンタ（６）の出力
とを切り換える切り換え回路、（７）は、メモリ（２）
への書き込み時の行アドレスを生成するカウンタ（８）
の出力と、メモリ（２）からの読み出し時の行アドレス
を生成するカウンタ（９）の出力とを切り換える切り換
え回路、（１０）は、映像信号の列方向に画素単位で出
力される列方向パルスの入力端で、入力端（１０）から
入力された列方向パルスは、カウンタ（５）と、展性周
器（１３）とに入力され、局分周器（１３）の出力はカ
ウンタ（６）に入力される。（１４）は、映像信号の行
方向に走査線単位で出力される行方向パルスの入力端で
、入力端（１４）から入力された行方向パルスは、カウ
ンタ（８）と、局方周器（１６）とに入力され、局方周
器（１６）の出力はカウンタ（９）に入力される。

（１８）は切り換え回路（４）、（７）を制御してメモ
リ（２）へ入力される書き込みアドレスと読み出しアド
レスとを切り換える切り換え制御信号の入力端、（２１
）は、映像を拡大して表示しようとする部分の画素情報
が書き込まれている列方向の先頭アドレスをカウンタ（
６）に設定する列方向先頭アドレスの入力端、（２２）
は、同じく行方向アドレスの先頭アドレスをカウンタ（
９）に設定する行方向先頭アドレスの入力端である。

次に、第４図に示した従来例の動作について第５図と第
６図とを用いて説明する。今、１フイールドの映像信号
の画素情報が、列方向に８画素（８列）、行方向に８走
査線（８行）の計６４画素で構成されており、フィール
ドには第１のフィールドと第２のフィールドとの区別が
あり、この第１のフィールドＡ、Ｃ，Ｅ・・・と第２の
フィールドＢ、Ｄ、Ｆ・・・とが交互にＡ。

Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、・・・と送られて来るものとする
。

第５図（ａ）はメモリ（２）に書き込まれる原映像信号
を示しており、第５図（ｂ）はメモリ（２）から読み出
されて作成された拡大映像信号を示しており、第５図（
Ｃ）はメモリ（２）への画素情報の書き込み動作と、メ
モリ（２）からの読み出し動作との時間的な関係を横軸
に時間を取り、縦軸にメモリ（２）にアクセスしている
行の番号を示した図である。図中、■は垂直同期信号、
Ｈは水平同期信号、Ａｌｘ、Ｂｉｘ、Ｃ１ｘ、Ｄｉｘは
それぞれフィールドＡ、Ｂ、Ｃ，Ｄの（ｉ＋１）番目の
行（ｉ＝０．１，２．・・・、７）の画素情報を示して
いる。

また、第５図（Ｃ）中の黒の太線はメモリ（２）に書き
込まれている行を示し、白の太線はメモリから読み出さ
れている行を示している。

第６図（ａ）は第５図中の時刻ｔ１におけるメモリ（２
）に記憶されている画素情報を示したメモリマツプで１
時刻ｔｌののち、図中に矢印で示した第４行目の画素情
報Ｂ３ｘが読み出される。また、第６図（ｂ）は時刻ｔ
２におけるメモリ（２）に記憶されている画素情報を示
したメモリマツプで、時刻ｔ２ののち、図中に矢印に示
した第６行目の画素情報Ｃ５ｘが読み出される。

従って、従来例では第５図（ｃ）に示したように、読み
出し中のフィールドと書き込み中のフィールドとが一致
しない区間と、一致する区間とが存在し、例えば第５図
（ｃ）に示した時刻１１とｔ２とを含むフィールドで読
み出され１図示していない信号処理回路によって拡大さ
れた画像を映出する画素情報の配列は、第６図（ｃ）に
示すように、ｌフレームの映像信号を第１フイールドの
画素情報と、第２フイールドの画素情報とで構成される
。

［発明が解決しようとする問題点］ 従来の映像拡大信号処理装置は以上のように構成されて
いるので、拡大映像を第１フイールドと第２フイールド
の画素情報を継ぎ足した画素情報で構成するので１表示
された拡大映像の第１のフィールドと第２のフィールド
との間のフィールド間の関係が損なわれるために良質の
拡大映像が得られないという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、１フィールド分の拡大映像を原映像信号の
１つのフィールドの画素情報により作成することができ
、良質の拡大映像を得ることが出来る映像拡大信号処理
装置を得ることを目的とする。

［問題点を解決するための手段］ この発明に係る映像拡大信号処理装置は、拡大しようと
する映像部分の画素情報が１フィールド分ずつ書き込ま
れる２つのメモリ区分を有するメモリと、このメモリの
各メモリ区分に原映像信号の拡大しようとする部分の画
素情報を交互に書き換えるようにして書き込む手段と、
このメモリの書き込み中でないメモリ区分の画素情報を
それぞれ＃ｉ数回ずつ読み出す手段と、この読み出した
画素情報列を拡大された映像を映出する映像信号に処理
する信号処理手段とを備えたものである。

［作用］ この発明における画素情報の書き込み手段は、原映像信
号の拡大しようとする部分の画素情報を２つのメモリ区
分に１フィールド分ずつ交互に書き込む、また、読み出
し手段は、このメ・モリの書き込み中でない方のメモリ
区分から、各画素情報を複数回ずつ読み出す、信号処理
手段はこの読み出された画素情報列を拡大された映像を
映出する映像信号に作成して出力する。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。

説明の便宜上、この実施例も、前述の従来例と同様に、
１フイールドの映像信号は列方向に８画素（８列）、行
方向に８本の走査線（８行）で構成されており、この映
像のある部分を４倍に拡大する場合について述べる。

第１図はこの発明の一実施例のブロック回路図である。

図において、第４図と同一の符号はそれぞれ同一の構成
部分を示しており、メモリ（２）は第１゜第２のメモリ
区分（２１）　、　（２２）を有している。

（１１）は書き込みイネーブル信号の入力端、（１２）
は書き込みイネーブル信号と列方向パルスとの論理積を
とり、カウンタ（５）に出力するＡＮＤ回路、（１５）
は書き込みイネーブル信号と行方向パルスとの論理積を
とり、カウンタ（８）に出力するＡＮＤ回路、（１７）
はフィールド単位で発生するフィールドパルスの入力端
で、フィールドパルスはフィールドを識別するためのト
グル回路（１８）に入力され、トグル回路（１８）の正
相出力は、メモリ（２）の書き込み時の行アドレスの最
上位ビットとなるように、また、トグル回路（１８）の
逆相出力は、メモリ（２）の読みだし時の行アドレスの
最上位ビットになるように接続されている。

次に、動作について説明する。

今、第２図（ａ）に示すように８行８列の映像信号のう
ち、太線で囲った部分、即ち、３行目から６行目でかつ
２列目から５列目までの部分を４倍に拡大する場合につ
いて説明する。

先ず、書き込み側の動作について説明する。

第３図はこの実施例の各部入出力信号の波形図で、同図
（ａ）は原映像信号ａを示している。

第２図（ａ）中の太線で囲った部分の画素情報だけがメ
モリ（２）の第１のメモリ区分（２１）に書き込まれる
ように第３図（ｂ）に示すような拡大する画素情報の位
置を指定する書き込みイネーブル信号すを入力端（１１
）から入力することにより、書き込み列アドレスを出力
するカウンタ（５）のＱＡの出力Ｃ及びＱＢの出力ｄは
それぞれ第３図の（Ｃ）及び（ｄ）のようになり、書き
込み行アドレスを出力するカウンタ（８）のＱＡの出力
ｅ及びＱＢの出力ｆはそれぞれ第３図（ｅ）　　、　（
ｎのようになって、第２図（ａ）の太線で囲った部分の
画素情報が抽出される。また、原映像信号ａのフィール
ドを識別するトグル回路（１８）の正相出力がメモリ（
２）の書き込み時の行アドレスの最上位ビットになって
いるために、メモリ（２）の行アドレスの最上位ビット
は第３図（ｇ）のようになり、書き込むメモリ区分が指
定される。

このように動作するメモリ（２）に対して、第１のフィ
ールドと第２のフィールドとが交互にＡ、Ｂ、Ｃ，Ｄ、
Ｅ、Ｆ・・・と映像信号入力端（１）からメモリ（２）
に映像信号ａが出力されると、第３図（ｂ）〜（ｆ）に
示す制御信号によって第２図（ａ）の太線で囲った部分
の画素情報が抽出され、信号ｇによって指定されたメモ
リ（２）の第１のメモリ区分（２１）に、第２図（ｂ）
に示す様なメモリパターンで、例えば第１のフィールド
の画素情報Ｃ２１”Ｃ５４が、先に書き込まれていたＡ
２１”’Ａ５４の画素情報を消去して書き込まれ、次の
１フィールド期間には第２のメモリ区分（２２）に第２
のフィールドの画素情報Ｄ２１”Ｄ５４が、先に書き込
まれていたＢ２１〜Ｂ５４の画素情報を消去して、Ｕき
込まれる。第２図（ｂ）は、この第２のメモリ区分（２
２）に書き込み途中の状態を示している。

次に、読み出し側の動作について説明する。

読み出し列アドレス生成カウンタ（８）及び行アドレス
生成カウンタ（９）は、それぞれ入力端（１０）及び（
１４）から入力された列方向パルス及び行方向パルスを
２倍の周期に分周したパルスにより動作することにより
、読み出し列アドレス生成カウンタ（６）のＱＡの出力
ｉ及びＱＢの出力ｊはそれぞれ第３図（ｉ）及び（ｊ）
となり、読み出し行アドレス生成カウンタ（９）のＱＡ
出力ｋ及びＱＢの出力文はそれぞれ第３図（ｋ）、（４
１）の様になって、同じ列を２度ずつ、同じ行を２度ず
つ読み出す。

また、トグル回路（！８）の逆相出力がメモリ（２）の
読み出し時の行アドレスの最上位ビットになっているた
め、メモリ（２）の行のアドレスの最上位のビットは第
３図（ｍ）の様になり、書き込み中でない方のメモリ区
分を選択する。

以上の説明から、第２図（ｂ）に示すように、メモリ（
２）の第２のメモリ区分（２２）にＤのフィールドの画
素情報が書き込まれている場合には第１のメモリ区分（
２１）に書き込まれているＣのフィールドの画素情報が
各列各行とも２度ずつが読み出され、第２図（Ｃ）に示
す様に、Ｃのフィールドの第２図（ａ）の太線で囲った
部分が４倍に拡大された画素情報列として読み出され、
この画素情報列は、図示していない信号処理回路におい
て、水平・垂直同期信号が付加された映像信号ｈ（第３
図（ｈ）図示）となって出力される。

この様にこの実施例によれば、１つのフィールドの画素
情報のみで拡大表示される映像信号を構成することが出
来るので、拡大映像の品質が向上する。

また、この実施例では、メモリ（２）の容量は、従来装
置の２×１７拡大率＝繕で足りるので、コストの低減が
図れる効果もある。

なお、上記実施例ではｌフィールドを８行８列の画素情
報としたが、この発明はこの画素構成に限られないこと
はいうまでもない。

また、上記実施例では行方向９列方向とも２倍に拡大す
る例について述べたが、行方向にｍ倍（ｍ＝　１　、２
　、３、−）　、列方向にｎ倍（ｎ＝１．２，３．・・
・）に拡大する場合には分周器（１１）及び（１３）を
それぞれ１１Ｉ１分周器及び１／ｎ分周器にすればよい
。

また、上記実施例ではメモリ（２）に書き込む２フィー
ルド分の画素情報のパターンを第２図（ｂ）に示すよう
に上、下２つのメモリ区分とした例をしたが、どのよう
なメモリパターンでもよいことはいうまでもない。

［発明の効果］ 拡大しようとする映像信号の第１．第２のフィールドの
該当部分の画素情報を記憶する２つのメモリ区分を有す
るメモリと、この２つのメモリ区分に上記第１．第２の
フィールドの画素情報を交互に調き換えてゆく手段と、
書き換え中でない方のメモリ区分から画素情報を読み出
して拡大映像信号を作成する手段とを備えたものである
から、拡大映像信号が原映像信号の１つのフィールドの
画素情報のみで構成できるので、拡大映像の品質の良い
映像拡大信号処理装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック回路図、第２図
はこの実施例におけるメモリへ５’Ｊき込まれる画素情
報やメモリから読み出される画素情報のパターンを示す
図、第３図は第１図に示す実施例の各部の信号波形図、
第４図は従来の映像拡大信号処理装置のブロック回路図
、第５図はこの従来例の動作を説明するためのタイミン
グ図。 第６図はこの従来例におけるメモリに書き込まれる画素
情報やメモリから読み出される画素の情報のパターンを
示す図である。 （２）・・・メモリ、（４）　　、　（７）・・・切り
換え回路、（５）　　、　（８）　　、　（８）　　、
　（９）・・・カウンタ、（１２）　。 （１５）・・・ＡＮＤ回路、　（１３）　、　（１Ｂ）
・・・分周器、　（ｔａ）・・・トグル回路、（２１）
　、　（２２）・・・メモリ区分。 なお、各図中：同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）映像信号の拡大しようとする映像部分の画素情報
   が１フィールド分づつ書き込まれる２つのメモリ区分を
   有するメモリと、このメモリの各メモリ区分に上記映像
   信号の各フィールドの拡大しようとする部分の画素情報
   を交互に書き換えるようにして書き込む手段と、上記メ
   モリの書き込み中でないメモリ区分に書き込まれている
   画素情報をそれぞれ複数回ずつ読み出す手段と、この読
   み出された画素情報列を拡大された映像を表わす映像信
   号に作成する信号処理手段とを備えてなる映像拡大信号
   処理装置。