JPH01110784A - Ledアレイモジュール - Google Patents
LedアレイモジュールInfo
- Publication number
- JPH01110784A JPH01110784A JP62269078A JP26907887A JPH01110784A JP H01110784 A JPH01110784 A JP H01110784A JP 62269078 A JP62269078 A JP 62269078A JP 26907887 A JP26907887 A JP 26907887A JP H01110784 A JPH01110784 A JP H01110784A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- led array
- substrate
- electrode
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/879—Bump connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/881—Bump connectors and strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、基板上に複数個のモノリシック型LED(発
光ダイオード)アレイチップを列設することより構成さ
れるLEDアレイモジュール、特には例えば電子写真方
式プリンタの光学記録ヘッド等に使用されるLEDアレ
イモジュールに関する。
光ダイオード)アレイチップを列設することより構成さ
れるLEDアレイモジュール、特には例えば電子写真方
式プリンタの光学記録ヘッド等に使用されるLEDアレ
イモジュールに関する。
(従来の技術)
近年、例えば電子写真方式のプリンタにおいて、その光
学、?C!録ヘッドの光源としてLEDアレイモジュー
ルを使用することが行なわれており、この場合には光学
記録ヘッド部分ひいては装置全体のコンパクト化及び長
寿命化等を実現できる利点があるため、広く普及しつつ
ある。
学、?C!録ヘッドの光源としてLEDアレイモジュー
ルを使用することが行なわれており、この場合には光学
記録ヘッド部分ひいては装置全体のコンパクト化及び長
寿命化等を実現できる利点があるため、広く普及しつつ
ある。
第4図及び第5図には、上記光学記録ヘッド用のLED
アレイモジュールの一例が模式的に示されている。即ち
、第4図及び第5図において、1は長尺矩形状をなす配
線用基板で、これは放熱板2上に伝熱的に配設されてい
る。3は基板1上に形成された共通配線パターンで、こ
れは、基板1の中央部をその長平方向へ延びるように位
置された直線状の電極部3a(第5図参照)と、この電
極部3aの両端部に夫々位置された端子部3b。
アレイモジュールの一例が模式的に示されている。即ち
、第4図及び第5図において、1は長尺矩形状をなす配
線用基板で、これは放熱板2上に伝熱的に配設されてい
る。3は基板1上に形成された共通配線パターンで、こ
れは、基板1の中央部をその長平方向へ延びるように位
置された直線状の電極部3a(第5図参照)と、この電
極部3aの両端部に夫々位置された端子部3b。
3b(第4図参照)とより成る。4は同じく基板1」二
に形成された個別配線パターンで、これは前記共通配線
パターン3の電極部3bの両側に列状に位置された複数
個の電極部4aと、これら電極部4aと端子部との間を
繋ぐ配線部(何れも図示せず)とより成る。5は上記共
通配線パターン3における電極部3a上に一列に配設さ
れた複数個のLEDアレイチップで、これらは半導体基
板6上に複数個の発光索子7を互に絶縁分#!(アイソ
レーション)した状態にて一列に形成したモノリシック
型に構成されている。また、各LEDアレイチップ5に
あっては、その下面側(非発光面側)に各発光素子7用
の共通電極8が形成されていると共に、上面側(発光面
側)に各発光素子7用の個別電極9群が形成されており
、この場合、各個別電極9は発光素子7列の両側に交互
配置状に設けられている。そして、斯かるLEDアレイ
チップ5は、その共通電極8が前記共通配線パターン3
の電極部3aに対して導電性接着剤10により直接的に
接着(ワイヤレスボンディング)されており、これによ
ってLEDアレイチップ5の固定と共通電極8及び共通
配線パターン3間の接続とが同時に行なわれるようにな
っている。また、LEDアレイチップ5の各個別電極9
は、前記個別配線パターン4が有する二側の各電極部4
aに対し夫々4電部材たる金細線11を介して接続(ワ
イヤボンディング)されており、この場合、各金細線1
1は、交互に異なる方向へ引出されて各列の電極部4a
へ接続されている。
に形成された個別配線パターンで、これは前記共通配線
パターン3の電極部3bの両側に列状に位置された複数
個の電極部4aと、これら電極部4aと端子部との間を
繋ぐ配線部(何れも図示せず)とより成る。5は上記共
通配線パターン3における電極部3a上に一列に配設さ
れた複数個のLEDアレイチップで、これらは半導体基
板6上に複数個の発光索子7を互に絶縁分#!(アイソ
レーション)した状態にて一列に形成したモノリシック
型に構成されている。また、各LEDアレイチップ5に
あっては、その下面側(非発光面側)に各発光素子7用
の共通電極8が形成されていると共に、上面側(発光面
側)に各発光素子7用の個別電極9群が形成されており
、この場合、各個別電極9は発光素子7列の両側に交互
配置状に設けられている。そして、斯かるLEDアレイ
チップ5は、その共通電極8が前記共通配線パターン3
の電極部3aに対して導電性接着剤10により直接的に
接着(ワイヤレスボンディング)されており、これによ
ってLEDアレイチップ5の固定と共通電極8及び共通
配線パターン3間の接続とが同時に行なわれるようにな
っている。また、LEDアレイチップ5の各個別電極9
は、前記個別配線パターン4が有する二側の各電極部4
aに対し夫々4電部材たる金細線11を介して接続(ワ
イヤボンディング)されており、この場合、各金細線1
1は、交互に異なる方向へ引出されて各列の電極部4a
へ接続されている。
(発明が解決しようとする問題点)
上記のようなLEDアレイモジュールにおいて、LED
アレイチップ5群の発光索子7の総数は、光学記録ヘッ
ドの対応用紙及び印字解像度等によって決まるものであ
るが、印字用紙がA4サイズ、印字解像度が240ドツ
ト/インチ程度であった場合に1は、例えば各LEDア
レイチップ5として64ビツトのもの(発光素子7を6
4個有するもの)を32個用いることによって、上記発
光素子7の総数が2048個となるように設定されるも
のてあり、従って前記従来構成では、2048本という
極めて多数本の金細線11が必要となる。
アレイチップ5群の発光索子7の総数は、光学記録ヘッ
ドの対応用紙及び印字解像度等によって決まるものであ
るが、印字用紙がA4サイズ、印字解像度が240ドツ
ト/インチ程度であった場合に1は、例えば各LEDア
レイチップ5として64ビツトのもの(発光素子7を6
4個有するもの)を32個用いることによって、上記発
光素子7の総数が2048個となるように設定されるも
のてあり、従って前記従来構成では、2048本という
極めて多数本の金細線11が必要となる。
このため、従来構成では、金細線11の接続工程が非常
に面倒になってコストの高騰を来たすばかりか、その金
細線11を引回すためのスペースを大きく確保する必要
があって、全体の小−形化を十分に図ることができない
という未解決の課題があった。また、A4サイズ用の光
学記録ヘッドに2048本の金細線11を前述の如く二
側に設けた場合、隣り合った各金細線11間の距離は2
00μ程度と極めて微少になるものである。このため、
隣り合った金細線11が接触する可能性が大であって、
動作信頼性の低下を来たすことが避けられないものであ
った。
に面倒になってコストの高騰を来たすばかりか、その金
細線11を引回すためのスペースを大きく確保する必要
があって、全体の小−形化を十分に図ることができない
という未解決の課題があった。また、A4サイズ用の光
学記録ヘッドに2048本の金細線11を前述の如く二
側に設けた場合、隣り合った各金細線11間の距離は2
00μ程度と極めて微少になるものである。このため、
隣り合った金細線11が接触する可能性が大であって、
動作信頼性の低下を来たすことが避けられないものであ
った。
また、上記のよ−うな問題点を解決するための一つの手
段として、LEDアレイチップをフリップチップ化する
ことが考えられている。即ち、゛この場合には、第6図
に拡大して示すように、半導体基板12の片面に発光素
子131個別電極14及び共通電極15を全て形成する
ことによりフリップチップ化して成るLEDアレイチッ
プ16を設け、斯かるLEDアレイチップ16を図示し
ない基板に対してフェースダウン接続する構成が採用さ
れる。
段として、LEDアレイチップをフリップチップ化する
ことが考えられている。即ち、゛この場合には、第6図
に拡大して示すように、半導体基板12の片面に発光素
子131個別電極14及び共通電極15を全て形成する
ことによりフリップチップ化して成るLEDアレイチッ
プ16を設け、斯かるLEDアレイチップ16を図示し
ない基板に対してフェースダウン接続する構成が採用さ
れる。
しかしながら、この構成では、共通電極15が個別電極
14の外側に位置する関係上、これら各電極14及び1
5間の寸法を大きく設定せざるを得ず、結果的にLED
アレイチップ16の大形化を招くことになる。また、上
記構成のようにLEDアレイチップ16をフリップチッ
プ化する際に。
14の外側に位置する関係上、これら各電極14及び1
5間の寸法を大きく設定せざるを得ず、結果的にLED
アレイチップ16の大形化を招くことになる。また、上
記構成のようにLEDアレイチップ16をフリップチッ
プ化する際に。
所定個数設けられた共通電極15と多数個設けられた個
別電極14と間の各距離が夫々不均一になって負荷電流
のバランスが崩れるため、各発光索子13毎に輝度レベ
ルが異なるようになって全体の輝度むらを惹起する虞が
ある。
別電極14と間の各距離が夫々不均一になって負荷電流
のバランスが崩れるため、各発光索子13毎に輝度レベ
ルが異なるようになって全体の輝度むらを惹起する虞が
ある。
本発明は上記問題点に対処してなされたものであり、そ
の目的は、コストダウン並びに全体の小形化が、LED
アレイチップの大形化及び輝度むらの発生を伴うことな
く実現可能になると共に、動作信頼性の向上を図り得る
LEDアレイモジュ−ルを提供するにある。
の目的は、コストダウン並びに全体の小形化が、LED
アレイチップの大形化及び輝度むらの発生を伴うことな
く実現可能になると共に、動作信頼性の向上を図り得る
LEDアレイモジュ−ルを提供するにある。
[発明の構成コ
(問題点を解決するための手段)
本発明は、基板」二に複数個のモノリシック型LEDア
レイチップを列設して構成されるLEDアレイモジュー
ルにおいて、前記各発光素子の電源をなす個別電極及び
共通電極を夫々前記LEDアレイチップの発光面側及び
非発光面側に分離して形成した上で、前記個別電極を前
記基板側に形成された個別配線パターンに対し直接的に
接続し、且つ前記共通電極を前記基板に形成された共通
配線パターンに導電部材を介して接続する構成とした点
に特徴を有する。
レイチップを列設して構成されるLEDアレイモジュー
ルにおいて、前記各発光素子の電源をなす個別電極及び
共通電極を夫々前記LEDアレイチップの発光面側及び
非発光面側に分離して形成した上で、前記個別電極を前
記基板側に形成された個別配線パターンに対し直接的に
接続し、且つ前記共通電極を前記基板に形成された共通
配線パターンに導電部材を介して接続する構成とした点
に特徴を有する。
(作用)
LEDアレイチップは、個別電極及び共通電極が当該チ
ップの発光面側及び非発光面側に分離された状態で形成
される構成であるから、その形状の大形化を来たすこと
がない。この場合、共通電極をLEDアレイチップの非
発光面側の全域に渡って形成することが可能であるから
、このように形成することによって、各発光素子の負荷
電流のバランスの崩れ、ひいてはこれに起因した輝度む
らの発生を防止できるようになる。また、多数個必要な
個別電極は、基板側の個別配線パターンに対し直接的に
接続されるものであるから、その接続工程を一括して行
なうことができる。そして、少数側設ければ済む共通電
極と基板側の共通配線パターンとの間のみを導電部材に
より接続すれば良いから、導電部材の必要数が減少する
ようになる。この結果、導電部材の接続のための工程が
簡単化すると共に、導電部キイの引回しスペースを大き
く確保する必要がなくなり、しかも隣り合う導電部相間
が接触する虞がなくなる。
ップの発光面側及び非発光面側に分離された状態で形成
される構成であるから、その形状の大形化を来たすこと
がない。この場合、共通電極をLEDアレイチップの非
発光面側の全域に渡って形成することが可能であるから
、このように形成することによって、各発光素子の負荷
電流のバランスの崩れ、ひいてはこれに起因した輝度む
らの発生を防止できるようになる。また、多数個必要な
個別電極は、基板側の個別配線パターンに対し直接的に
接続されるものであるから、その接続工程を一括して行
なうことができる。そして、少数側設ければ済む共通電
極と基板側の共通配線パターンとの間のみを導電部材に
より接続すれば良いから、導電部材の必要数が減少する
ようになる。この結果、導電部材の接続のための工程が
簡単化すると共に、導電部キイの引回しスペースを大き
く確保する必要がなくなり、しかも隣り合う導電部相間
が接触する虞がなくなる。
(実施例)
以下、本発明を光学記録ヘッド用のLEDアレイモジュ
ールに適用した第1の実施例について第1図を参照しな
がら説明する。
ールに適用した第1の実施例について第1図を参照しな
がら説明する。
即ち、縦断面構造を模式的に示す第1図において、21
は例えばガラス製の透明基板で、これは長尺矩形状に形
成されている。22は透明基板21上に形成された個別
配線パターンで、これは複数個の電極部22aを有し、
各電極部22aを透明基板21の長平方向へ二側に列設
して成る。また、23は同じく透明基板21上に形成さ
れた共通配線パターンで、これは個別配線パターン22
の各電極部22aとへ1′、行した状態に設けられてい
る。
は例えばガラス製の透明基板で、これは長尺矩形状に形
成されている。22は透明基板21上に形成された個別
配線パターンで、これは複数個の電極部22aを有し、
各電極部22aを透明基板21の長平方向へ二側に列設
して成る。また、23は同じく透明基板21上に形成さ
れた共通配線パターンで、これは個別配線パターン22
の各電極部22aとへ1′、行した状態に設けられてい
る。
さて、24は半導体基板25に複数個の発光素子26を
一列状に形成して構成されたモノリシック型LEDアレ
イチップで、斯かるLEDアレイチップ24にあっては
、発光素子26が形成された発光面側(図中下面側)に
、各発光素子26の一方の入力端に個別に接続された複
数の個別電極27が形成されていると共に、非発光面側
(図中上面側)に、各発光索子26の他方の入力端に共
通に接続された共通電極28がその全域に渡って形成さ
れている。この場合、上記各個別電極27は、発光素子
26列の両側に交互配置状に設けられており、これら各
個別電極27には夫々半田バンブ29が形成されている
。
一列状に形成して構成されたモノリシック型LEDアレ
イチップで、斯かるLEDアレイチップ24にあっては
、発光素子26が形成された発光面側(図中下面側)に
、各発光素子26の一方の入力端に個別に接続された複
数の個別電極27が形成されていると共に、非発光面側
(図中上面側)に、各発光索子26の他方の入力端に共
通に接続された共通電極28がその全域に渡って形成さ
れている。この場合、上記各個別電極27は、発光素子
26列の両側に交互配置状に設けられており、これら各
個別電極27には夫々半田バンブ29が形成されている
。
しかして、透明基板21上には、複数個のLEDアレイ
チップ24が一列状に配設固定されるものであり、この
ときには、各個別電極27が透明基板21側の電極部2
2aに対して半田バンプ29を介して接続(ワイヤレス
ボンディング)され、これによってLEDアレイチップ
24の固定と個別電極27及び個別配線パターン22と
の間の接続とが同時に行なわれる。また、LEDアレイ
チップ24の共通電極28と基板21側の共通配線パタ
ーン23との間は、導電部材たる例えば1本或はm数本
ずつの金細線30を介して接続(ワイヤボンディング)
される。
チップ24が一列状に配設固定されるものであり、この
ときには、各個別電極27が透明基板21側の電極部2
2aに対して半田バンプ29を介して接続(ワイヤレス
ボンディング)され、これによってLEDアレイチップ
24の固定と個別電極27及び個別配線パターン22と
の間の接続とが同時に行なわれる。また、LEDアレイ
チップ24の共通電極28と基板21側の共通配線パタ
ーン23との間は、導電部材たる例えば1本或はm数本
ずつの金細線30を介して接続(ワイヤボンディング)
される。
上記した本実施例によれば、LEDアレイチップ24は
、個別電極27及び共通電極28が夫々異なる而に形成
されているから、その形状が従来のフリップチップ化さ
れたLEDアレイチップ(第6図参照)のように人形化
することがない。
、個別電極27及び共通電極28が夫々異なる而に形成
されているから、その形状が従来のフリップチップ化さ
れたLEDアレイチップ(第6図参照)のように人形化
することがない。
この場合、共通電極28はLEDアレイチップ24の非
発光面側の全域に渡って形成されているから、この共通
電極28及び複数の個別電極27間の各距離が従来のよ
うに不均一になってしまうことがない。このため、各発
光索子26の負荷電流がバランスするようになって、こ
れらの輝度レベルが均一化するようになり、以て輝度む
らの発生を防止できるようになる。また、多数個必要な
個別電極27は、個別配線パターン22に対して直接的
に接続される構成であるから、その接続工程を一括して
行なうことができ、しかも少数側設ければ済む共通電極
28と共通配線パターン23との間の接続のためには、
1個のLEDアレイチップ24につき1本或は腹数本ず
つの金網線3oを設けるだけで良いから、その接続工程
も簡単化するようになり、総じてコストダウンを図り得
る。
発光面側の全域に渡って形成されているから、この共通
電極28及び複数の個別電極27間の各距離が従来のよ
うに不均一になってしまうことがない。このため、各発
光索子26の負荷電流がバランスするようになって、こ
れらの輝度レベルが均一化するようになり、以て輝度む
らの発生を防止できるようになる。また、多数個必要な
個別電極27は、個別配線パターン22に対して直接的
に接続される構成であるから、その接続工程を一括して
行なうことができ、しかも少数側設ければ済む共通電極
28と共通配線パターン23との間の接続のためには、
1個のLEDアレイチップ24につき1本或は腹数本ず
つの金網線3oを設けるだけで良いから、その接続工程
も簡単化するようになり、総じてコストダウンを図り得
る。
そして、金細線30の必要本数が従来構成に比べて大幅
に少なくなるから、その引回しスペースを大きく確保す
る必要がなくなって全体の小形化を図り得る。勿論、隣
り合う金細線30同士が接触する虞がなくなるため、従
来構成のように動作信頼性が低下することがなくなる。
に少なくなるから、その引回しスペースを大きく確保す
る必要がなくなって全体の小形化を図り得る。勿論、隣
り合う金細線30同士が接触する虞がなくなるため、従
来構成のように動作信頼性が低下することがなくなる。
尚、上記第1の実施例では、個別電極27側に半田バン
ブ29を設ける構成としたが、本発明の第2の実施例を
示す第2図のように、個別配線パターン22の電極部2
2a側に半田バンブ31を設ける構成としても良い。
ブ29を設ける構成としたが、本発明の第2の実施例を
示す第2図のように、個別配線パターン22の電極部2
2a側に半田バンブ31を設ける構成としても良い。
また、第1の実施例では、導電部材として金細線30を
用いるようにしたが、本発明の第3の実施例を示す第3
図のように、金細線30に代えて等電部祠たるリード片
32を設ける構成としても良い。
用いるようにしたが、本発明の第3の実施例を示す第3
図のように、金細線30に代えて等電部祠たるリード片
32を設ける構成としても良い。
さらに、上記各実施例では、透明基板21を利用する構
成としたが、これに代えてセラミック基板或はガラスエ
ポキシ基板等を用いても良い。但、し、この場合には、
発光素子26と対応した基板部分に透光性を付与する必
要がある。
成としたが、これに代えてセラミック基板或はガラスエ
ポキシ基板等を用いても良い。但、し、この場合には、
発光素子26と対応した基板部分に透光性を付与する必
要がある。
その他、本発明は上記し且つ図面に示した各実施例に限
定されるものではなく、例えば個別電極の構造に変更を
加えても良い等、その要旨を逸脱しない範囲で種々変形
して実施することができる。
定されるものではなく、例えば個別電極の構造に変更を
加えても良い等、その要旨を逸脱しない範囲で種々変形
して実施することができる。
[発明の効果]
本発明によれば以上の説明によって明らかなように、複
数個の発光素子が形成されたモノリシック型LEDアレ
イチップを複数個備え、これらLEDアレイチップを基
板上に列設して構成されるLEDアレイモジュールにお
いて、そのコストダウン並びに全体の小形化を、LED
アレイチップの大形化及び輝度むらの発生を伴うことな
く実現可能になる共に、動作信頼性の向上を図り得ると
いう優れた効果を奏するものである。
数個の発光素子が形成されたモノリシック型LEDアレ
イチップを複数個備え、これらLEDアレイチップを基
板上に列設して構成されるLEDアレイモジュールにお
いて、そのコストダウン並びに全体の小形化を、LED
アレイチップの大形化及び輝度むらの発生を伴うことな
く実現可能になる共に、動作信頼性の向上を図り得ると
いう優れた効果を奏するものである。
第1図は本発明の第1の実施例を模式的に示す縦断面図
、第2図及び第3図は夫々本発明の第2及び第3の各実
施例を示す第1図相当図である。 また、第4図乃至第6図は従来例を説明するためのもの
で、第4図は全体の概略斜視図、第5図は第1図相当図
、第6図はLEDアレイチップの拡大平面図である。 図中、21は透明基板(基板)、22は個別配置i1
ハターン、23は共通配線パターン、24はLEDアレ
イチップ、26は発光素子、27は個別電極、28は共
通電極、30は金細線(導電部材)、32はリード片(
導電部材)を示す。
、第2図及び第3図は夫々本発明の第2及び第3の各実
施例を示す第1図相当図である。 また、第4図乃至第6図は従来例を説明するためのもの
で、第4図は全体の概略斜視図、第5図は第1図相当図
、第6図はLEDアレイチップの拡大平面図である。 図中、21は透明基板(基板)、22は個別配置i1
ハターン、23は共通配線パターン、24はLEDアレ
イチップ、26は発光素子、27は個別電極、28は共
通電極、30は金細線(導電部材)、32はリード片(
導電部材)を示す。
Claims (1)
- 1、複数個の発光素子が形成されたモノリシック型LE
Dアレイチップを複数個備え、これらLEDアレイチッ
プを基板上に列設して構成されるLEDアレイモジュー
ルにおいて、前記各発光素子の一方の入力端に個別に接
続された個別電極及び各発光素子の他方の入力端に共通
に接続された共通電極を夫々前記LEDアレイチップの
発光面側及び非発光面側に分離して形成し、前記個別電
極を前記基板側に形成された個別配線パターンに対し直
接的に接続すると共に、前記共通電極を前記基板に形成
された共通配線パターンに導電部材を介して接続するよ
うに構成したことを特徴とするLEDアレイモジュール
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269078A JPH01110784A (ja) | 1987-10-23 | 1987-10-23 | Ledアレイモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62269078A JPH01110784A (ja) | 1987-10-23 | 1987-10-23 | Ledアレイモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01110784A true JPH01110784A (ja) | 1989-04-27 |
Family
ID=17467358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62269078A Pending JPH01110784A (ja) | 1987-10-23 | 1987-10-23 | Ledアレイモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110784A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598879A (en) * | 1979-01-23 | 1980-07-28 | Oki Electric Ind Co Ltd | Light emitting element arraying unit |
| JPS6012782A (ja) * | 1983-07-01 | 1985-01-23 | Sumitomo Electric Ind Ltd | 発光ダイオ−ド実装構造 |
| JPS6384352A (ja) * | 1986-09-29 | 1988-04-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル電話機回路 |
| JPS63318172A (ja) * | 1987-06-19 | 1988-12-27 | Fujitsu Ltd | 発光ダイオ−ドアレイ |
-
1987
- 1987-10-23 JP JP62269078A patent/JPH01110784A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598879A (en) * | 1979-01-23 | 1980-07-28 | Oki Electric Ind Co Ltd | Light emitting element arraying unit |
| JPS6012782A (ja) * | 1983-07-01 | 1985-01-23 | Sumitomo Electric Ind Ltd | 発光ダイオ−ド実装構造 |
| JPS6384352A (ja) * | 1986-09-29 | 1988-04-14 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル電話機回路 |
| JPS63318172A (ja) * | 1987-06-19 | 1988-12-27 | Fujitsu Ltd | 発光ダイオ−ドアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI760634B (zh) | 發光二極體封裝元件及發光裝置 | |
| US7855463B2 (en) | Method for producing a circuit module comprising at least one integrated circuit | |
| US5648679A (en) | Tape ball lead integrated circuit package | |
| US11296064B2 (en) | Substrate structure with buried chip and light emitting device using the same | |
| EP2190272B1 (en) | Circuit structure of package carrier and multi-chip package | |
| CN210403726U (zh) | 发光二极管封装组件 | |
| US12183724B2 (en) | Multiple pixel package structure with buried chip and electronic device using the same | |
| KR20070117692A (ko) | 플렉시블 led 어레이를 포함하는 발광 장치 | |
| JPH0644642B2 (ja) | 発光ダイオードアレイヘッドの製造方法 | |
| KR102712176B1 (ko) | 디스플레이 모듈용 멀티 픽셀 led 패키지 | |
| US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
| US20060131757A1 (en) | Light emitting module | |
| KR100336081B1 (ko) | 반도체 칩 | |
| KR101158079B1 (ko) | 다수의 셀이 결합된 발광소자 | |
| US5801927A (en) | Ceramic package used for semiconductor chips different in layout of bonding pads | |
| JPH01110784A (ja) | Ledアレイモジュール | |
| KR100742520B1 (ko) | 발광 사이리스터 매트릭스 어레이 | |
| CN112447894A (zh) | 一种发光芯片及发光单元 | |
| CN114882805A (zh) | 一种led显示装置 | |
| US20220069184A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| US4899185A (en) | High density tape-automated bonding (TAB) of electronic components | |
| JP3943683B2 (ja) | 回路基板 | |
| JPS636759Y2 (ja) | ||
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JP2001298039A (ja) | 半導体装置 |