JPS63318172A - 発光ダイオ−ドアレイ - Google Patents

発光ダイオ−ドアレイ

Info

Publication number
JPS63318172A
JPS63318172A JP62153991A JP15399187A JPS63318172A JP S63318172 A JPS63318172 A JP S63318172A JP 62153991 A JP62153991 A JP 62153991A JP 15399187 A JP15399187 A JP 15399187A JP S63318172 A JPS63318172 A JP S63318172A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
light
bonding
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62153991A
Other languages
English (en)
Inventor
Minoru Seki
実 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62153991A priority Critical patent/JPS63318172A/ja
Publication of JPS63318172A publication Critical patent/JPS63318172A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は電子写真プリンタの書き込みユニットである発
光ダイオードアレイの構造に関し、低コスト化を目的と
し、透明なるガラス基板と、ガラス基板上に形成した配
線パターンと、所定数の素子を1ブロックとした発光ダ
イオードとから成り、ガラス基板に発光面を対向させ、
該発光面の各素子ごとに備えられた電極と配線パターン
とをワイヤレスボンディングで接続すると共に、所定数
の素子間に跨る共通電極と配線パターンとをワイヤボン
ディング法で接続して構成する。
〔産業上の利用分野〕
本発明は電子写真プリンタの感光体に対して情報を書き
込む為のユニットである発光ダイオードアレイの構造に
関する。
感光体に対する書き込み手段としては、レーザースキャ
ナや、発光管の前面に多数の液晶シャ。
夕を配したLCSや、発光ダイオードアレイ等が有る。
中でも発光ダイオードアレイは可動部を持たず、この為
信頼性が高く、且つ低電圧で動作する為にrcとの適合
性が良く制御が容易である。
又、最も小型であり、応答速度が速く高速駆動にも対応
出来、長寿命である等の数々の長所を有する。
然し乍ら、後述する理由に依り高価である問題点があり
、低価格化が要望されている。
〔従来の技術〕
第3図(a)の斜視図及び第4図の側面図に示す如〈従
来の発光ダイオードアレイは、例えばセラミック基板1
上に配線パターン2を形成し、この配線パターン2上に
例えば64素子を1ブロックとした発光ダイオード3を
第3図(blに示す如く発光部3aを上向き(フェイス
アップ)にして、同図(a)に示す如く例えばインチ当
たり240〜400素子になるように、発光ダイオード
のブロックをライン状に配置する。
そして、第4図に示す如く配線パターン2と発光ダイオ
ード3の共通電極3cとをAu−3i共晶合金法、又は
半田接着法、或いは導電樹脂接着法等の所謂ダイボンデ
ィング法で電気的及び機械的に接続する。
然る後、第3図(a)及び同図(blに示す如く、発光
部3aごとに1個ずつ備えられた電極(パッド)3bと
、所定の配線パターン2とをワイヤ7に依るワイヤボン
ディング(以下ワイヤボンディング7と称す〉で接続す
る。
従ってワイヤボンディング7は1発光部当たり1本を必
要とする。
このワイヤボンディング7に伴って、同図(a)の如く
制御用IC4のワイヤボンディング7も同時に行う。
〔発明が解決しようとする問題点〕
以上の説明のように、例えばA4用の発光ダイオードア
レイは2000〜3300個の素子を要し、この配線と
制御用ICの配線に5000本を越えるワイヤボンディ
ングをしなければならない。
この作業には高価なワイヤボンディングマシンを使用し
て約30分も時間を要し製品価格が極めて高価になるば
かりでは無く、量産の為には多数のワイヤボンディング
マシンを要し多額の設備投資をしなければならないと云
う問題点があった。
〔問題点を解決するための手段〕
第1図は本発明の発光ダイオードアレイを示す斜視図で
ある。
本発明に於いては、透明なるガラス基板5と、ガラス基
板5上に形成した配線パターン6と、所定数の素子を1
ブロックとした発光ダイオード3とから成り、ガラス基
板5に発光面3aを対向させ、該発光面3aの各素子ご
とに備えられた電極3bと配線パターン6とをワイヤレ
スボンディングで接続すると共に、所定数の素子間に跨
る共通電極3cと配線パターン6とをワイヤボンディン
グ法で接続したものである。
〔作用〕
発光部の多数の電極は、ワイヤレスボンディングで一括
接続され、ワイヤボンディングは共通電極のみとなる。
〔実施例〕
第1図乃至第3図は本発明の一実施例である。
全図を通じて同一部分には同一符号を付して示した。
第1図の斜視図に示す如く、本発明に依る発光ダイオー
ドアレイは、例えばl +n厚の透明なるガラス基板5
と、ガラス基板5上に形成した配線パターン6と、従来
技術同様←所定数の素子を1プロ・7りとした発光ダイ
オード3とから成り、発光ダイオード3を下向き(フェ
イスダウン)にしてガラス基板5に発光部3aを対向さ
せ、該発光部3aの各素子ごとに備えられた電極3bと
配線パターン6とを後述するワイヤレスボンディング法
で一括接続すると共に、共通電極3cと配線パターン6
とをワイヤボンディング法で接続したものである。
ワイヤレスボンディング法は、ワイヤを用いずに素子の
電極を直接配線板のパッドに接続する方法で、素子の電
極数に関係無く1回のボンディング操作で全部を一括し
て接続出来るものである。
本発明に適用される最適のワイヤレスボンディング法と
してフリップチップ方式を以下に説明する。
第2図(a)の側面図に示す如く予め素子の電極3bに
半田バンプ(Bump)  8を形成しておき、一方ガ
ラス基板5の配線バクーン6には予備半田をして半田層
9を形成する。
このようにして同図(blに示す如く、半田層9を形成
したポンディングパッド10に半田バンプ8を当接し、
同図(C)に示す如くフローソルダリングで接続するも
のである。
尚、この発光ダイオード3に対するワイヤレスボンディ
ングと同時に、図示省略したが制御用ICに対するワイ
ヤレスボンディングも行う。
然る後第1図に示す如く、発光ダイオード3の共通電極
3cと配線パターン6の所定位置とをワイヤホンディン
グ法で接続する。
このようにすることで、ワイヤホンディングの本数は発
光ダイオード1ブロック当たり1木となり、制御用IC
4に対する本数が同様に1個当たり1本となることと相
俟って従来技術に比して大幅に激減する。
即ち、ワイヤボンディングが従来技術で30分を要して
いたものが、僅か10秒程度になる。
尚、発光ダイオード3はフェイスダウン取付けとなるが
、その発光部3aは透明なるガラス基板5に対向してい
る為、その射出光はガラス基板5を透過して所要の働き
をする。
尚、本実施例では共通電極とバクーンとの接続をワイヤ
ボンディングで行うように説明したが、フレキシブルプ
リント板等を使用して、これをリフロー半田付けしてワ
イヤボンディングを無くすことも可能である。
〔発明の効果〕
本発明に依り発光ダイオードアレイのワイヤボンディン
グの工数は激減し、低価格化及び量産性の大幅な向上等
、経済上及び産業上に極めて多大の効果を奏する。
【図面の簡単な説明】
第1図は本発明の発光ダイオードアレイを示す斜視図、 第2図(al〜(C1はワイヤレスボンディング法の1
例を示す説明図、 第3図(a)は従来の発光ダイオードアレイを示す斜視
図、 第3図(b)は発光ダイオードの発光部を示す部分拡大
斜視図、 第4図は従来の発光ダイオードアレイを示す側面図であ
る。 図に於いて、 1はセラミック基板、  2.6は配線パターン、3は
発光ダイオード、 3aは発光面CUt、弁)、3bは
電極、     3cは共通電極、4は制御用IC15
はガラス基板、 7はワイヤボンディング、 8は半田バンプ、    9は半田層、lOはポンディ
ングパッドである。 刃ミ谷旺θ苓5λtり材−ド′アLイεj(す余升J!
−図早1 阿 貴θ 第 2 圀 Cb) (C) ワイヤしXホ′ンデンシヅ;大θIイク・1ε宗1詰私
■汀図卒 2 @ 不泊東のπ9扛タ3オ一ドアレイE月(イ余千イ夫しト
1(b) イこ弄tり7オードf)吊〉子−汗yaイ(す邦林人示
子ず万=し4第3 瞬

Claims (1)

  1. 【特許請求の範囲】 透明なるガラス基板(5)と、 前記ガラス基板(5)上に形成した配線パターン(6)
    と、 所定数の素子を1ブロックとした発光ダイオード(3)
    とから成り、 前記ガラス基板(5)に発光面(3a)を対向させ、該
    発光面(3a)の各素子ごとに備えられた電極(3b)
    と前記配線パターン(6)とをワイヤレスボンディング
    法で接続すると共に、所定数の素子間に跨る共通電極(
    3c)と前記配線パターン(6)とをワイヤ(7)に依
    るワイヤボンディング法で接続したことを特徴とする発
    光ダイオードアレイ。
JP62153991A 1987-06-19 1987-06-19 発光ダイオ−ドアレイ Pending JPS63318172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62153991A JPS63318172A (ja) 1987-06-19 1987-06-19 発光ダイオ−ドアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62153991A JPS63318172A (ja) 1987-06-19 1987-06-19 発光ダイオ−ドアレイ

Publications (1)

Publication Number Publication Date
JPS63318172A true JPS63318172A (ja) 1988-12-27

Family

ID=15574525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62153991A Pending JPS63318172A (ja) 1987-06-19 1987-06-19 発光ダイオ−ドアレイ

Country Status (1)

Country Link
JP (1) JPS63318172A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110784A (ja) * 1987-10-23 1989-04-27 Sunx Ltd Ledアレイモジュール
JPH02196476A (ja) * 1989-01-24 1990-08-03 Ricoh Co Ltd Ledプリントヘッド
WO2007061033A1 (ja) * 2005-11-28 2007-05-31 Sharp Kabushiki Kaisha 照明装置とその製造方法
EP2337073A1 (en) * 2009-12-21 2011-06-22 Aussmak Optoelectronic Corp. Light transmissible display apparatus
US10586787B2 (en) 2007-01-22 2020-03-10 Cree, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110784A (ja) * 1987-10-23 1989-04-27 Sunx Ltd Ledアレイモジュール
JPH02196476A (ja) * 1989-01-24 1990-08-03 Ricoh Co Ltd Ledプリントヘッド
WO2007061033A1 (ja) * 2005-11-28 2007-05-31 Sharp Kabushiki Kaisha 照明装置とその製造方法
JPWO2007061033A1 (ja) * 2005-11-28 2009-05-07 シャープ株式会社 照明装置とその製造方法
US10586787B2 (en) 2007-01-22 2020-03-10 Cree, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
US12341137B2 (en) 2007-01-22 2025-06-24 Creeled, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
EP2337073A1 (en) * 2009-12-21 2011-06-22 Aussmak Optoelectronic Corp. Light transmissible display apparatus

Similar Documents

Publication Publication Date Title
JP3169479U (ja) 透明なledディスプレイ
JPS63318172A (ja) 発光ダイオ−ドアレイ
US20060131757A1 (en) Light emitting module
JPH02278740A (ja) 半導体装置のパッケージング方法
US11145617B2 (en) Semiconductor structure
JPH06334217A (ja) Ledアレイ装置
JPH04116625A (ja) 液晶表示装置等における駆動回路実装構造
JPH01157577A (ja) 半導体発光装置
JPS62152873A (ja) 発光ダイオ−ド・アレ−・ヘツド
JPH02292064A (ja) Ledプリントヘッド
JPH05291353A (ja) フェイスダウンボンディング方法とその装置
KR940006776B1 (ko) 유리기판을 이용한 led 프린터헤드의 제조방법
JP2002184805A (ja) 半導体装置およびワイヤボンディング方法
JPH0518839U (ja) 発光装置
KR930000704B1 (ko) 고해상도 감열기록 소자를 위한 구동집적회로의 탑재방법
JP3244001B2 (ja) ワークの実装方法
JP2504538Y2 (ja) Ledアレイ装置
CN200986120Y (zh) 发光模块
JPS63256465A (ja) 発光ダイオ−ド素子アレイ
JPH02165675A (ja) イメージセンサー
JPH0323734Y2 (ja)
JPS6278888A (ja) Ledアレイヘツド
JP2765124B2 (ja) リードフレーム
JP2510754Y2 (ja) 液晶装置
JPS62280056A (ja) Ledアレイヘツド