JPH01111354A - 層間絶縁膜の層間接続体の形成方法 - Google Patents
層間絶縁膜の層間接続体の形成方法Info
- Publication number
- JPH01111354A JPH01111354A JP27081387A JP27081387A JPH01111354A JP H01111354 A JPH01111354 A JP H01111354A JP 27081387 A JP27081387 A JP 27081387A JP 27081387 A JP27081387 A JP 27081387A JP H01111354 A JPH01111354 A JP H01111354A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置において１層間絶縁膜の上下にあ
る配線と基板間あるいは配線と配線間の導通を、層間絶
縁膜に開孔された貫通孔内に埋めこんだ多結晶シリコン
膜で行なう層間接続体の形成方法、特にその平坦化を図
ったものに関する。
る配線と基板間あるいは配線と配線間の導通を、層間絶
縁膜に開孔された貫通孔内に埋めこんだ多結晶シリコン
膜で行なう層間接続体の形成方法、特にその平坦化を図
ったものに関する。
従来、層間絶縁膜を貫通して導通をとる方法は、貫通孔
を設けた層間絶縁膜上に多結晶シリコン膜を形成し、不
純物を拡散後エッチバックして、貫通孔にのみ多結晶シ
リコン膜を残しておくものであった。第３図（ａ）と（
ｂ）は、従来の方法の主要工程の部分断面図である。同
図（ａ）において、基板ｌ上に層間絶縁膜として５ｉ０
２膜２を積層後、基板ｌと配線間の貫通孔３を開孔後、
多結晶シリコン膜４を成長させた後に、多結晶シリコン
膜４の抵抗値を低下させるために、不純物の拡散を行な
っている。
を設けた層間絶縁膜上に多結晶シリコン膜を形成し、不
純物を拡散後エッチバックして、貫通孔にのみ多結晶シ
リコン膜を残しておくものであった。第３図（ａ）と（
ｂ）は、従来の方法の主要工程の部分断面図である。同
図（ａ）において、基板ｌ上に層間絶縁膜として５ｉ０
２膜２を積層後、基板ｌと配線間の貫通孔３を開孔後、
多結晶シリコン膜４を成長させた後に、多結晶シリコン
膜４の抵抗値を低下させるために、不純物の拡散を行な
っている。
そして、（ｂ）に示すように、ドープト多結晶シリコン
膜を反応性イオンエツチングによってエッチバックし貫
通孔３にドープト多結晶シリコン膜５を残していた。こ
の多結晶シリコン膜５が層間接続体になる。
膜を反応性イオンエツチングによってエッチバックし貫
通孔３にドープト多結晶シリコン膜５を残していた。こ
の多結晶シリコン膜５が層間接続体になる。
このような従来の絶縁膜上の多結晶シリコン膜を反応性
イオンエツチングする方法は、エツチパックを行なうこ
とによって、エツチングが層間絶縁膜と、その上層の多
結晶シリコン膜との界面付近まで進み、層間絶縁膜が露
出すると、多結晶シリコン膜に対するエッチバックの条
件では層間絶縁膜が殆どエツチングされないため、開孔
中に埋め込まれた多結晶シリコン膜のエツチングが優先
され、居間絶縁膜中に埋め込まれた多結晶シリコン膜の
上端が陥没するという問題があった。
イオンエツチングする方法は、エツチパックを行なうこ
とによって、エツチングが層間絶縁膜と、その上層の多
結晶シリコン膜との界面付近まで進み、層間絶縁膜が露
出すると、多結晶シリコン膜に対するエッチバックの条
件では層間絶縁膜が殆どエツチングされないため、開孔
中に埋め込まれた多結晶シリコン膜のエツチングが優先
され、居間絶縁膜中に埋め込まれた多結晶シリコン膜の
上端が陥没するという問題があった。
本発明の目的は上記の問題に鑑み、居間絶縁膜の開孔中
に埋め込まれた多結晶シリコン膜の上端が陥没すること
がないような居間絶縁膜を形成する方法を提供すること
にある。
に埋め込まれた多結晶シリコン膜の上端が陥没すること
がないような居間絶縁膜を形成する方法を提供すること
にある。
本発明は、半導体素子を形成した基板上に設けた居間絶
縁膜に、貫通孔を形成し、′該貫通孔を含め上面に多結
晶シリコン膜を形成した後、該貫通孔の開孔部上面まで
、前記多結晶シリコン膜を酸化して酸化シリコン膜を形
成し、該酸化膜を前記開孔部上面まで反応性イオンエツ
チングによりエッチバックすることによって層間接続体
を形成するものである。
縁膜に、貫通孔を形成し、′該貫通孔を含め上面に多結
晶シリコン膜を形成した後、該貫通孔の開孔部上面まで
、前記多結晶シリコン膜を酸化して酸化シリコン膜を形
成し、該酸化膜を前記開孔部上面まで反応性イオンエツ
チングによりエッチバックすることによって層間接続体
を形成するものである。
本発明では、開孔部の多結晶シリコン膜は醸化されずに
あり、その上面にある多結晶シリコン膜が酸化された酸
化シリコン膜とエツチングレートが著しく異なる。した
がって、エッチバックによって開孔部の多結晶シリコン
膜は陥没しないで、エツチングを完了できる。
あり、その上面にある多結晶シリコン膜が酸化された酸
化シリコン膜とエツチングレートが著しく異なる。した
がって、エッチバックによって開孔部の多結晶シリコン
膜は陥没しないで、エツチングを完了できる。
以下に、本発明の実施例を図面を参照して説明する。第
１図（ａ）〜ＣＣ）は、本発明の第１実施例の主要工程
を示す要部断面図である。
１図（ａ）〜ＣＣ）は、本発明の第１実施例の主要工程
を示す要部断面図である。
（ａ）に示すように、基板！上に層間絶縁膜として、５
ｆ０２膜２を気相成長法によってＩＩＬｍ程度成長させ
た後、配＆！（図示せず）と基板１間の導通のための貫
通孔３を開孔し、多結晶シリコンＨ４を７０００Ａ程度
成長させる。
ｆ０２膜２を気相成長法によってＩＩＬｍ程度成長させ
た後、配＆！（図示せず）と基板１間の導通のための貫
通孔３を開孔し、多結晶シリコンＨ４を７０００Ａ程度
成長させる。
そして、（ｂ）に示すように、多結晶シリコン膜４の抵
抗値を低下させるために、不純物を拡散した後、貫通孔
３中に埋め込まれた部分の多結晶シリコン膜５を除き、
多結晶シリコン膜４を５ｉ０２膜２との境界まで酸化さ
せる。６がこの酸化シリコン膜である。
抗値を低下させるために、不純物を拡散した後、貫通孔
３中に埋め込まれた部分の多結晶シリコン膜５を除き、
多結晶シリコン膜４を５ｉ０２膜２との境界まで酸化さ
せる。６がこの酸化シリコン膜である。
そして、（Ｃ）に示すよう、に、酸化シリコン膜６を反
応性イオンエツチングし埋め込まれた多結晶シリコン［
５が露出するまで行なう。
応性イオンエツチングし埋め込まれた多結晶シリコン［
５が露出するまで行なう。
この時、埋め込まれた多結晶シリコン＠５とＳ ｉ ０
２膜２との境界が同図（ｂ）に示すように、開口部上端
より下側にあった場合でも、酸化シリコン膜６と居間絶
縁膜であるＳ ｉ ０２膜２とのエツチング速度に大き
な差がなく、−方、多結晶シリコン膜のエツチングは進
まないことから、埋め込まれた多結晶シリコン［５の界
面までエツチングを行なっても、貫通孔３の開口部がそ
の近傍に比べて陥没した形状とならず平坦化が可能であ
る。
２膜２との境界が同図（ｂ）に示すように、開口部上端
より下側にあった場合でも、酸化シリコン膜６と居間絶
縁膜であるＳ ｉ ０２膜２とのエツチング速度に大き
な差がなく、−方、多結晶シリコン膜のエツチングは進
まないことから、埋め込まれた多結晶シリコン［５の界
面までエツチングを行なっても、貫通孔３の開口部がそ
の近傍に比べて陥没した形状とならず平坦化が可能であ
る。
次に１本発明の第２実施例を第２図に示した要部断面図
を参照して説明する。この第２実施例は１層間接続体と
して開孔部に埋め込む多結晶シリコン膜を抵抗体として
用いる場合である０図において、基板ｌ上に形成された
下層配線アルミニウム８上に５ｉ０２膜２を積層し、５
１０２Ｍ２を開孔した後に、多結晶シリコン膜を成長さ
せる。そして、多結晶シリコン膜には、不純物を拡散せ
ずに、第１実施例と同一の方法でエッチバックを施し、
さらに、その上部に上層配線用アルミニウム９を積層し
て、パターニングを行なう、これによって、埋め込んだ
多結晶シリコン膜７は、不純物を拡散しないために、高
抵抗となり、下層配線アルミニウム８と上層配線用アル
ミニウム９の間の抵抗体として働く。
を参照して説明する。この第２実施例は１層間接続体と
して開孔部に埋め込む多結晶シリコン膜を抵抗体として
用いる場合である０図において、基板ｌ上に形成された
下層配線アルミニウム８上に５ｉ０２膜２を積層し、５
１０２Ｍ２を開孔した後に、多結晶シリコン膜を成長さ
せる。そして、多結晶シリコン膜には、不純物を拡散せ
ずに、第１実施例と同一の方法でエッチバックを施し、
さらに、その上部に上層配線用アルミニウム９を積層し
て、パターニングを行なう、これによって、埋め込んだ
多結晶シリコン膜７は、不純物を拡散しないために、高
抵抗となり、下層配線アルミニウム８と上層配線用アル
ミニウム９の間の抵抗体として働く。
上述したように本発明によれば、開口部上端に陥没が生
じないので、多層配線プロセスにおいても有効に使用で
きる。
じないので、多層配線プロセスにおいても有効に使用で
きる。
以上説明したように１本発明の居間絶縁膜の層間接続体
を形成する反応性イオンエツチング方法は、半導体素子
を形成した基板上に形成された絶縁膜に貫通孔を形成し
、その上に貫通孔を含めて多結晶シリコン膜を形成した
後、その貫通孔内の埋め込み多結晶シリコン膜を除き、
多結晶シリコン膜を酸化し、このシリコン酸化膜をエッ
チバックして、開孔部の多結晶シリコン膜が平坦なまま
で残り、層間接続体になるという優れた効果がある。
を形成する反応性イオンエツチング方法は、半導体素子
を形成した基板上に形成された絶縁膜に貫通孔を形成し
、その上に貫通孔を含めて多結晶シリコン膜を形成した
後、その貫通孔内の埋め込み多結晶シリコン膜を除き、
多結晶シリコン膜を酸化し、このシリコン酸化膜をエッ
チバックして、開孔部の多結晶シリコン膜が平坦なまま
で残り、層間接続体になるという優れた効果がある。
第１図は本発明の第１実施例として、居間絶縁膜を介し
て配線と基板との間に層間接続体を形成する方法の主要
工程断面図、第２図は第２実施例として居間絶縁膜を介
して配線と配線との間に層間接続体を形成する方法によ
る断面図、第３図は従来例の主要工程断面図である。 ｌ・・・基板。 ２・・・Ｓ ｉ ０２膜（層間絶縁膜）３・・・貫通孔
。 ４．５．７・・・多結晶シリコン膜、 ８・・・下層配線アルミニウム。 ９・・・上層配線用アルミニウム。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 音片１図 （ｔ））
て配線と基板との間に層間接続体を形成する方法の主要
工程断面図、第２図は第２実施例として居間絶縁膜を介
して配線と配線との間に層間接続体を形成する方法によ
る断面図、第３図は従来例の主要工程断面図である。 ｌ・・・基板。 ２・・・Ｓ ｉ ０２膜（層間絶縁膜）３・・・貫通孔
。 ４．５．７・・・多結晶シリコン膜、 ８・・・下層配線アルミニウム。 ９・・・上層配線用アルミニウム。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 音片１図 （ｔ））
Claims (1)
- 半導体素子を形成した基板上に設けた層間絶縁膜に、
貫通孔を形成し、該貫通孔を含め上面に多結晶シリコン
膜を形成した後、該貫通孔の開孔部上面まで、前記多結
晶シリコン膜を酸化して酸化シリコン膜を形成し、該酸
化膜を前記開孔部上面まで反応性イオンエッチングによ
りエッチバックすることを特徴とする層間接続体の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270813A JPH0793301B2 (ja) | 1987-10-26 | 1987-10-26 | 層間絶縁膜の層間接続体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270813A JPH0793301B2 (ja) | 1987-10-26 | 1987-10-26 | 層間絶縁膜の層間接続体の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01111354A true JPH01111354A (ja) | 1989-04-28 |
| JPH0793301B2 JPH0793301B2 (ja) | 1995-10-09 |
Family
ID=17491375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270813A Expired - Lifetime JPH0793301B2 (ja) | 1987-10-26 | 1987-10-26 | 層間絶縁膜の層間接続体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793301B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736459A (en) * | 1997-05-15 | 1998-04-07 | Vanguard International Semiconductor Corporation | Method to fabricate a polysilicon stud using an oxygen ion implantation procedure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139321A (ja) * | 1985-12-12 | 1987-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-10-26 JP JP62270813A patent/JPH0793301B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139321A (ja) * | 1985-12-12 | 1987-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736459A (en) * | 1997-05-15 | 1998-04-07 | Vanguard International Semiconductor Corporation | Method to fabricate a polysilicon stud using an oxygen ion implantation procedure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793301B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH01111354A (ja) | 層間絶縁膜の層間接続体の形成方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS6230494B2 (ja) | ||
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS623980B2 (ja) | ||
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPH01105560A (ja) | 半導体装置およびその製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS5854663A (ja) | 半導体装置の製造方法 | |
| JPS6150385B2 (ja) | ||
| JPS61244043A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS63300579A (ja) | ジョセフソン回路の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 |