JPH01114177A

JPH01114177A - 情報量制御回路

Info

Publication number: JPH01114177A
Application number: JP62270563A
Authority: JP
Inventors: Tetsujiro Kondo; 哲二郎近藤; Yasuhiro Fujimori; 泰弘藤森; Masayuki Hattori; 雅之服部; Kenji Takahashi; 健治高橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-10-27
Filing date: 1987-10-27
Publication date: 1989-05-02
Anticipated expiration: 2012-10-27
Also published as: JP2668896B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、可変長符号化がされたディジタルビデオ信
号を磁気テープに記録する場合に、記録されるデータの
伝送レートを伝送路と対応した所定の値に制御するのに
適用される情報量制御回路に関する。

〔発明の概要〕

この発明では、伝送しようとするデータの各値の所定周
期内の発生度数が夫々集計され、データの各値の最大値
又は最小値からスタートして隣接するデータの値の度数
を順次積算して発生度数の積算値が形成され、データの
各値に対して複数のしきい値が設定され、設定されたし
きい値と夫々対応する積算値に基づいて処理がなされ、
所定数の複数しきい値群が格納されると共に、各複数し
きい値が設定された時に、処理回路の出力情報量が順次
増加又は減少するしきい値テーブルが使用され、処理回
路の出力と目標値とが比較され、比較出力によってしき
σ）値テーブルが順次選択され、処理回路の出力情報量
が目標値と所定の関係になるように制御され、伝送デー
タ量が伝送路の容量を超えないように制御される。

〔従来の技術〕

本願出願人は、特願昭５９−２６６４０７号明細書に記
載されているような、２次元ブロック内に含まれる複数
画素の最大値及び最小値により規定されるダイナミック
レンジを求め、このダイナミックレンジに適応した符号
化を行う高能率符号化装置を提案している。また、特願
昭６０−２３２７８９号明細書に記載されているように
、複数フレームに夫々含まれる領域の画素から形成され
た３次元ブロックに関してダイナミックレンジに適応し
た符号化を行う高能率符号化装置が提案されている。更
に、特願昭６０−２６８８１７号明細書に記載されてい
るように、量子化を行った時に生じる最大歪が一定とな
るようなダイナミックレンジに応じてビット数が変化す
る可変長符号化方法が提案されている。

上述のダイナミックレンジに適応した高能率符号（ＡＤ
ＲＣと称する）は、伝送すべきデータ量を大幅に圧縮で
きるので、ディジタルＶＴＲに適用して好適である。特
に、可変長ＡＤＲＣは、圧縮率を高くすることができる
。しかし、可変長ＡＤＲＣは、伝送データの量が画像の
内容によって変動するため、所定量のデータを１トラツ
クとして記録するディジタルＶＴＲのような固定レート
の伝送路を使用する時には、バッファリングの処理が必
要である。

第１３図は、従来のバッファリングの処理を説明するも
ので、入力端子８０にディジタルビデオ信号が供給され
、符号化回路８１において、可変長ＡＤＲＣ等の可変長
符号化がされ、符号化回路８１の出力データが情報制限
回路８２に供給される。情報制限回路８２の出力データ
がバッファメモリ８３に供給され、バッファメモリ８３
から読みだされたデータが出力端子８４から伝送路に送
出される。バッファメモリ８３においては、伝送データ
のデータ量が監視され、伝送路の伝送レートを伝送デー
タが超えないように制御するための制御信号が情報量制
限回路８２に対してバッファメモリ８３から帰還され、
発生情報量が制御される。

従来のバッファリングは、帰還量に対する感度を上げ過
ぎると、目標値付近で発振し、逆に感度を下げ過ぎると
、収束に時間がかかる問題が生じる。収束に時間がかか
る時には、バッファメモリ８３の容量を増やす必要があ
る。このように、従来のバッファリング処理は、実用に
当たっては、相当のノウハウが必要な欠点があった。

この問題を解決するために、本願出願人は、特願昭６１
−２５７５８６号明細書に記載されているように、フィ
ードフォワード形のバッファリング装置であって、積算
形の度数分布表を使用するものを提案している。

このバッファリング装置に依れば、発生情報量の算出を
迅速且つ容易に行うことにより、バッファリングの収束
時間を短縮化できる。

〔発明が解決しようとする問題点〕

画面毎にしきい値を決定する方法としては、評価関数（
一般には、誤差分散）を導入して、しきい値を１個ずつ
動かして、最良のしきい値を求めるものが考えられる。

しかしながら、この方式は、しきい値が求まる迄の時間
がかかる欠点と、最良のしきい値が求まる保証がない問
題と、実際の画質に良く対応した評価関数を定めるのが
困難な問題を有している。

従って、この発明の目的は、積算形の度数分布表を使用
するフィードフォワード形のバッファリング装置におい
て、発生情報量が必ず所定レート以下に収まる良好なし
きい値の組合せを簡単且つ高速に得ることができる情報
量制御回路を提供することにある。

Ｃ問題点を解決するための手段〕この発明では、データの各種の所定周期内の発生度数を
夫々集計する回路と、データの各種の最大値又は最小値
からスタートして隣接するデータの値の度数を順次積算
して発生度数の積算値を発生する回路と、データの各種
に対して複数のしきい値を設定するしきい値設定回路と
、設定されたしきい値と夫々対応する積算値に基づいて
処理を行う処理回路と、所定数の複数しきい値群が格納
され、各複数しきい値が設定された時に、処理回路の出
力情報量が順次増加又は減少する方向に配列されてなる
しきい値テーブルと、処理回路の出力と目標値とを比較
し、比較出力によってしきい値テーブルを順次選択し、
処理回路の出力情報量が目標値と所定の関係になるよう
に制御する制御手段とが備えられている。

〔作用〕

発生情報量を算出する場合、複数のしきい値によって分
けられたデータ例えばダイナミックレンジの範囲毎に度
数の総和を求め、この度数の総和に重み（ビット数）が
乗じられることにより、発生情報量が算出され、この複
数の範囲の発生情報量が加算される。従って、しきい値
を変える毎に一連の演算が必要とされる。しかし、この
発明では、発生度数の積算表が形成されているので、し
きい値を変えた場合でも、しきい値と対応する度数が直
ぐに分かり、夫々の度数にビット数を乗じることにより
、ただちに発生情報量を得ることができる。従って、バ
ッファリング処理の収束時間を短縮化でき、また、ハー
ドウェアを簡単と出来る。

更に、この発明では、しきい値を選択する場合、複数し
きい値群が格納され、各複数しきい値が設定された時に
、処理回路の出力情報量が単調に増加又は減少するしき
い値テーブルが使用されるので、必ず出力情報量が目標
値以下に納まる良好な複数しきい値（しきい値の組合せ
）が求まり、また、処理の簡単化及び高速化を図ること
ができる。

〔実施例〕

この発明が適用されたディジタルＶＴＲについて図面を
参照して詳細に説明する。この説明は、下記の項目に従
ってなされる。

ａ、送信側及び受信側の構成り、可変長量子化とバッファリングＣ，バッファリング回路ｄ、変形例なお、ディジタルＶＴＲの場合では、送信側が記録側に
対応し、受信側が再生側に対応する。

ａ、送信側及び受信側の構成第１図において、ｌで示す入力端子に例えば１サンプル
が８ビツトに量子化されたディジタルビデオ信号が供給
され、入力ディジタルビデオ信号がブロック化回路２に
供給される。ブロック化回路２により、入力ディジタル
ビデオ信号が符号化の単位である２次元ブロック毎に連
続する信号に変換される。ブロック化回路２では、例え
ば（４８８ライン×７２０画素）の１フレームの画面が
第２図に示すように、（ＭＸＮ）ブロックに細分化され
る。１ブロツクは、例えば第３図に示すように、（４ラ
イン×４画素）の大きさとされている。ブロック化回路
２からは、Ｂ１１．　　Ｂｌ□、８＋３・・・・ＢＮＨ
のブロックの順序に変換されたディジタルビデオ信号が
発生する。

ブロック化回路２Φ出力信号が最大値ＭＡＸをブロック
毎に検出する最大値検出回路３．最小値ＭＩＮをブロッ
ク毎に検出する最小値検出回路４及び遅延回路５に供給
される。検出された最大値ＭＡＸ及び最小値ＭＩＮが減
算回路６に供給され、（ＭＡＸ−ＭＩＮ−ＤＲ）で表さ
れるダイナミックレンジＤＲが減算回路６から得られる
。遅延回路５は、最大値ＭＡＸ及び最小値ＭＩＮを検出
するために必要な時間、データを遅延させる。遅延回路
５からのビデオデータから最小値ＭＩＮが減算回路７に
おいて減算され、減算回路７からは、最小値除去後のデ
ータＰＤＩが得られる。

最小値除去後のデータＰＤＩが遅延回路８を介して量子
化回路９に供給されると共に、ＲＯＭ　１１から量子化
幅Δｉのデータが供給される。量子化回路９は、量子化
幅Δｉを用いてデータＰＤＩを量子化する可変長のＡＤ
ＲＣ符号化を行う。即ち、量子化回路９では、ブロック
内の画素データが共有する最小値ＭＩＮが除去された画
素データＰＤＴが量子化幅Δｉで除算され、ブロックの
ダイナミックレンジＤＲに応じた可変のビット数（０，
１，２，３，又は４ビツト）の量子化がなされる。

ブロック内のビデオ信号は、２次元的相関及び３次元的
相関を有しているので、ダイナミックレンジＤＲは、元
のデータの値に比して小さくなり、８ビツトより少ない
０ビツト、１ビツト、２ビツト　３ビツト又は４ビツト
のビット数で量子化しても、量子化歪が目立たない、量
子化回路９は、例えばＲＯＭで構成される。量子化回路
９からは、最大のビット数である４ビツトのコード信号
が発生し、この量子化回路９の出力信号の中で有効ビッ
トが次段のフレーム化回路１４において選択される。こ
のため、ＲＯＭＩＩでは、″量子化幅Δｌと共に、その
ブロックのビット数を示すデータＮｂが形成され、デー
タＮｂがフレーム化回路１４に供給される。

ディジタルＶＴＲでは、記録されるデータの伝送レート
が一定であるため、伝送データ量を制限しないと、一部
のデータを記録できなかったり、必要以上に圧縮率を高
くして再生画像の質が劣化したりする。そこで、バッフ
ァリング回路ｌＯが設けられ、ＡＤＲＣ符号化されよう
とする１画面の全ブロックのダイナミックレンジＤＲの
度数分布が調べられ、最適な可変長符号化がなされる。

バッファリング回路１０には、減算回路６からダイナミ
ックレンジＤＲが供給される。バッファリング回路１０
では、伝送データのレートが一定となるようなしきい値
Ｔｌ、Ｔ２．Ｔ３．Ｔ４が求められ、このしきい値と対
応するパラメータコードＰｉが出力される。このパラメ
ータコードＰｉとブロックのダイナミックレンジＤＲで
定まる量子化幅ΔｉがＲＯＭＩＩから読み出される。

遅延回路°１２及び１３は、最適なしきい値がバッファ
リング回路１０で求まり、可変長量子化がされる迄の時
間、ダイナミックレンジＤＲ及び最小値ＭＩＮを遅延さ
せる。バッファリング回路１０からのパラメータコード
Ｐｉと遅延回路１２゜１３からのダイナミックレンジＤ
Ｒ及び最小値ＭＩＮと量子化回路９からのコード信号Ｄ
Ｔとがフレーム化回路１４に供給される。フレーム化回
路１４は、可変長データとしてのコード信号ＤＴ及び固
定長データとしての付加コードＰｉ、ＤＲ。

ＭＩＮにエラー訂正用の符号化を施したり、同期信号の
付加を行う、フレーム化回路１４の出力端子１５に送信
データが得られる。１画面で一個のパラメータコードＰ
ｉが伝送され、１ブロツク毎にＤＲ，ＭＩＮのデータが
伝送され、１画素毎にコード信号ＤＴが伝送される。ま
た、フレーム化回路１４では、前述のように、ビット数
を示すデータＮｂを用いて、量子化回路９からのコード
信号ＤＴの有効なビットの選択がなされる。

受信されたデータは、第４図において２１で示す入力端
子に供給され、フレーム分解回路２２により、パラメー
タコードＰｉ１ダイナミックレンジＤＲ，コード信号Ｄ
Ｔ、最小値ＭＩＮの夫々に分解される。復号化回路２３
は、ＡＤＲＣエンコーダの量子化回路９と逆にコード信
号ＤＴを復元レベルに変換する。復号化回路２３からの
復元レベルが加算回路２５に供給され、最小値ＭＩＮが
復元レベルに加算され、加算回路２５からの復元データ
がブロック分解回路２６に供給される。ブロック分解回
路２６の出力端子２７にテレビジ鵠ン信号と同様の順序
の出力データが得られる。

ｂ、可変長量子化とバッファリング第５図は、量子化回路９においてなされる可変長量子化
を説明するもので、Ｔｌ、Ｔ２．Ｔ３゜Ｔ４が夫々割り
当てビット数を決定するしきい値である。これらのしき
い値は、（Ｔ４＜Ｔ３＜Ｔ２＜Ｔｌ）の関係にある。

ダイナミックレンジＤＲ（−ＭＡＸ−ＭＩＮ）が（ＤＲ
−７４−１）の時には、第５図Ａに示すように、最大値
ＭＡＸと最小値ＭＩＮのみが伝送され、受信側では、両
者の中間のレベルＬＯが復元レベルとされる。従って、
第５図Ａに示すように、ダイナミックレンジＤＲが（７
４−１）の時には、量子化幅がΔ０となる。ダイナミッ
クレンジＤＲが（０≦ＤＲ≦Ｔ４−１）の場合には、割
り当てビット数が０ビツトである。

第５図Ｂは、ダイナミックレンジＤＲが（Ｔ３−１）の
場合を示す。ダイナミックレンジＤＲが（Ｔ４≦ＤＲ≦
Ｔ３−１）の時には、割り当てビット数が１ビツトとさ
れる。従って検出されたダイナミックレンジＤＲが２つ
のレベル範囲に分割され、ブロックの最小値除去後の画
素データＰＤＩが属するレベル範囲が量子化幅Δ１を用
いて求められ、レベル範囲と対応する“°０°°又は“
１°゛の一方のコード信号が割り当てられ、復元レベル
がＬＯ又はＬｌとされる。

第５図に示される可変長符号化は、ダイナミックレンジ
が大きくなるほど、量子化幅Δｉが（Δ０〈Δ１〈Δ２
くΔ３くΔ４）と大きくされる非直線量子化が行われる
。非直線量子化は、量子化歪が目立ち易いダイナミック
レンジが小さいブロックでは、最大歪を小さくし、逆に
、ダイナミックレンジが大きいブロックでは、最大歪を
太き（するもので、圧縮率がより高くされる。

ダイナミックレンジＤＲが（Ｔ２−１）の場合には、第
５図Ｃに示すように、検出されたダイナミックレンジＤ
Ｒが４個のレベル範囲に分割され、レベル範囲の夫々に
対して、２ビツト（００）（０１）（１０）（１１）が
割り当てられ、各レベル範囲の中央のレベルが復元レベ
ルＬＯ，ＬＬ、Ｌ２゜Ｌ３とされる。従って、量子化幅
Δ２を用いてデータＰＤＩの属するレベル範囲が求めら
れる。ダイナミックレンジＤＲが（Ｔ３≦ＤＲ≦Ｔ２−
１）の場合では、割り当てビット数が２ビツトとされる
。

また、ダイナミックレンジＤＲが（Ｔ　１−１　）の場
合では、第５図りに示すように、検出されたダイナミッ
クレンジＤＲが８個のレベル範囲に分割され、レベル範
囲の夫々に対して、３ビツト（０００）（００１）　　
・・・　（１１１）が割り当てられ、各レベル範囲の中
央のレベルが復元レベルＬＯ，Ｌｌ・・・Ｌｌとされる
。従って量子化幅がΔ３となる。ダイナミックレンジＤ
Ｒが（Ｔ２≦ＤＲ≦Ｔｌ−１）の場合では、割り当てビ
ット数が３ビツトとされる。

更に、ダイナミックレンジが最大の２５５の場合には、
第５図已に示すように、検出されたダイナミックレンジ
ＤＲが１６個のレベル範囲に分割され、レベル範囲の夫
々に対して、４ビツト（００００）（ＯＯＯ１）　　・
・・　（１１１１）が割り当てられ、各レベル範囲の中
央のレベルが復元レベルＬＯ，Ｌｌ・・・Ｌｌ５とされ
る。従って、量子化幅がΔ４となる。ダイナミックレン
ジＤＲが（ＴＩ≦ＤＲ＜２５６）の場合では、割り当て
ビット数が４ビツトとされる。

第６図は、（０〜２５５）の範囲のダイナミックレンジ
ＤＲを横軸とし、発生度数を縦軸とした度数分布の一例
である＊　ｘＩｎＸｚ＊Ｘ３＋Ｘａ＊Ｘｓの夫々は、前
述のように、しきい値Ｔ１〜Ｔ４によって分けられたダ
イナミックレンジＤＲの五個の範囲に含まれるブロック
数を表している。（Ｔ４−１）以下のダイナミックレン
ジＤＲを持つブロックは、Ｏビットが割り当てられるの
で、ブロック数Ｘ％は、発生情報量に寄与しない、従っ
て、発生情報量は、４　Ｘ＋　＋３　Ｘｚ　＋２　Ｘｓ　＋Ｘ４で求まる。

この発生情報量がデータしきい値と比較され、データし
きい値を超える時には、より大きいしきい値のセットが
適用され、同様にして発生情報量が算出される。上式の
演算を行うには、設定されたしきい値のセット毎に各範
囲で度数分布の和を求め、この和に割り当てビット数を
乗じて加算する処理が必要である。しかしながら、しき
い値のセットを変更する都度、上記の処理を行うと、最
適なしきい値のセットが求まる迄に時間がかかる問題が
生じる。

この一実施例は、第６図に示す度数分布を第７図に示す
積算型の度数分布に変換し、異なるしきい値のセットと
対応する発生情報量をより高速に算出でき、従って、最
適なしきい値のセットが得られる迄の収束時間を短縮で
きる。

第７図から理解されるように、ダイナミックレンジＤＲ
が最大の発注度数からスタートして、より小さいダイナ
ミックレンジＤＲの発生度数が順次積算されて積算型の
度数分布グラフが得られる。

従って、しきい値Ｔｌ迄の積算度数がＸＩ　となり、し
きい値Ｔ２迄の積算度数が″（ｘｌ＋ｘｚ）となり、し
きい値Ｔ３迄の積算度数が（χ１＋χ２＋ｘ、）となり
、しきい値Ｔ４迄の積算度数が（Ｘ重＋Ｘｔ　＋Ｘｓ　
＋Ｘ４　）となる。

しきい値Ｔ１〜Ｔ４に対する発生情報量は、４　（ｘ＋
−０）＋３　（（ｘ＋　＋ｘ、）−ＸＩ　）＋２　Ｃ（
ＸＩ　＋ｘｔ　＋ｘｓ　）−（ｘ＋　＋ｘｚ））＋１（
（Ｘ＋＋Ｘｚ＋Ｘｓ＋Ｘ４）　　（ｘｔ＋ｘｔ　＋Ｘｓ
　）　−４Ｘ１　＋３ｘ、＋２Ｘ３　＋ＩＸ４と求まる
。第７図に示される積算型の度数分布グラフ（積算型度
数分布表）を−旦、作成すれば、しきい値のセットを更
新した時に、四個の数の和により直ちに発生情報量を求
めることができる。

第８図は、バッファリング回路１０の動作を示すフロー
チャートである。最初に、゛１画面例えば１フレームの
全てのブロックのダイナミックレンジＤＲが検出される
（ステップ■）０次に、１フレームのダイナミックレン
ジＤＲの度数分布表（第６図参照）が作成される（ステ
ップ■）。この度数分′布表が積算型の度数分布表（第
７図参照）に変換される（ステップ■）。

積算型の度数分布表を用いて、しきい値テーブルのしき
い値のセット（複数しきい値）に対する発生情報量、即
ち、選択されたしきい値のセットを適用してＡＤＲＣ符
号化を行った場合のコード信号ＤＴの全ビット数が算出
される（ステップ■）、この場合、量子化歪が最小とな
るしきい値のセット（パラメータコードＰＯで指定され
るしきい値のセット）から発生情報量の算出がスタート
される。

求められた発生情報量と目標値（データしきい値）とが
比較される（ステップ■）、目標値は、送信データの伝
送レートの最大値であり、例えば（２ビツト／１画素）
である。この比較の結果がステップ■で判定される。発
生情報量が目標値以下の場合には、当該しきい値のセッ
トを用いてＡＤＲＣの量子化がされる（ステップ■）。

若し、発生情報量が目標値を超える場合には、しきい値
のセットの更新がされ（ステップ■）、次に、発生情報
量を少なくできる新たなしきい値のセットに関してステ
ップ■、■、■の処理が繰り返される。

しきい値ＴＩ−Ｔ４のテーブルとしては、例えば第９図
に示すものを使用できる。第９図に示すように、パラメ
ータコードＰＯ〜Ｐ３１で特定される３２通りのしきい
値のセットがしきい値テーブルに格納されている。パラ
メータコードｐｔがＰＯらＰ３１まで変化する時に、何
れのしきい値Ｔ１〜Ｔ４も減少することがないように、
しきい値Ｔ１〜Ｔ４の大きさが設定されている。このし
きい値Ｔ１〜Ｔ４の変化の仕方や大きさは、画質を見な
がら設定される。最初のパラメータコードＰＯのしきい
値は、可逆符号化を意図して、非常に小さい値とされ、
量子化歪みが零となる。また、パラメータコードＰ３１
のしきい値の場合には、全画面が１ビット割り当てとな
る。

このようにしきい値Ｔ１〜Ｔ４が設定されていると、ス
テップ■において、発生情報量を算出する場合に、パラ
メータコードをＰＯからＰ３１に向かって順次変化させ
た時に、発生情報量が単調減少することになる。従って
、パラメータコードをＰＯからスタートしてＰ３１まで
変化させると、ステップ■において、最初に発生情報量
が目標値以下となるしきい値のセットが必ず得られ、こ
のしきい値のセットが適用されてＡＤＲＣの符号化がな
される。

なお、コード信号ＤＴ以外にダイナミックレンジＤＲ，
最小値Ｍ　Ｉ　Ｎ、パラメータコードＰｉ及び誤り訂正
コードの冗長コードが伝送されるが、これらのデータは
、固定長であるため、伝送データのレートを検査する際
に、目標値にオフセットを持たせることで無視すること
ができる。

Ｃ，バッファリング回路第１０図は、バッファリング回路１０の一例を示す。第
１Ｏ図において、３１で示す入力端子からダイナミック
レンジＤＲが供給される。このダイナミックレンジＤＲ
は、出力制御機能を持つレジスタ３２を介してＲＡＭ３
３にアドレス信号として供給される。ＲＡＭ３３は、（
Ｏ〜２５５）のアドレスを有し、初期状態では、記憶内
容が全て０にクリアされる。

ＲＡＭ３３から読みだされたデータが加算回路３４に供
給され、加算回路３４の出力データがデータ入力として
ＲＡＭ３３に供給される。初期化された後に、ブロック
毎のダイナミックレンジＤＲがレジスタ３２を介してＲ
ＡＭ３３に供給される。ＲＡＭ３３は、データを読みだ
して後、同一のアドレスに加算回路３４の出力データを
書き込む。加算回路３４には、レジスタ３５を介して＋
１発生回路３６からの出力が供給されているので、ダイ
ナミックレンジＤＲと対応するアドレスがアクセスされ
る毎に、このアドレスのデータがインクリメントする。

従って、１フレームの全てのブロックのダイナミックレ
ンジＤＲの供給が終了した時点では、ＲＡＭ３３には、
ダイナミックレンジＤＲの度数分布表が貯えられている
。

次に、レジスタ３日及び３９が出力可能状態とされ、レ
ジスタ３５が出力不可能状態とされ、積算型の度数分布
表の作成がなされる。ＲＡＭ３３には、アドレスコント
ローラ３７からのアドレス信号がレジスタ３８を介して
供給される。このアドレス信号は、２５５から（−１）
づつデイクレメントするものである。

ＲＡＭ３３から読みだされたデータが加算回路３４にお
いて、レジスタ３９に貯えられている以前の読みだしデ
ータと加算される。ＲＡＭ３３には、加算回路３４の出
力データが読みだしアドレスと同一のアドレスに書き込
まれるので、アドレスが０までディクレメントした時点
で、ＲＡＭ３３には、積算型の度数分布表が貯えられる
。

そして、発生情報量の算出を行うために、アドレスコン
トローラ３７からパラメータコードＰＯで指定される歪
が最小のしきい値ＴＩ、Ｔ２．Ｔ３、Ｔ４がアドレス信
号としてＲＡＭ３３に順次供給される。しきい値Ｔ１が
供給されると、第７図から理解されるように、度数ＸＩ
がＲＡＭ３３から読みだされ加算回路４１に供給される
。加算回路４１の出力信号がレジスタ４２を介して加算
回路４１に帰還されると共に、比較回路４３に供給され
る。比較回路４３は、しきい値Ｔ１〜Ｔ４迄がＲＡＭ３
３に与えられた時点で、端子４４からのデータしきい値
（目標値）と加算回路４１からの発生情報量との比較を
行う。

しきい値Ｔ１に続いてしきい値Ｔ２がＲＡＭ３３に供給
され、ＲＡＭ３３から（ｘＩ＋ｘｚ）が読みだされる。

加算回路４１では、レジスタ４２に蓄えられているＸＩ
　と加算され、加算出力がレジスタ４２に格納される。

次に、しきい値Ｔ３がＲＡＭ３３に供給されると、ＲＡ
Ｍ３３から（Ｘｌ　＋　Ｘｚ　＋　Ｘ３　）が読みださ
れ、加算回路４１でレジスタ４２に蓄えられている（２
　ＸＩ　＋ｘ、　）と加算される。更に、しきい値Ｔ４
がＲＡＭ３３に供給され、同様にして加算回路４１でＲ
ＡＭ３３の読みだし出力とレジスタ４２の出力とが加算
される。従って、加算回路４１の出力は、４ｘ、＋３ｘ
、＋２ｘ、＋ｌ　ｘ。

となる。この加算回路４１の出力は、しきい値Ｔ１〜Ｔ
４と対応する発生情報量に他ならない。

比較回路４３は、上記の発生情報量がデータしきい値を
超える時に“０”となり、データしきい値を発生情報量
が超えない時に“１″となる比較出力信号を発生する。

この比較出力信号がアドレスコントローラ３７に供給さ
れる。アドレスコントローラ３７は、比較出力が“１”
になると、しきい値の更新を停止し、そのときのしきい
値を示すパラメータコードＰｉを出力端子４０に出力す
る。

上述のダイナミックレンジＤＲの度数分布表を積算型に
変換する処理及び最適なしきい値を決定する処理は、垂
直ブランキング期間等のデータ欠如期間において行うこ
とができる。更に処理時間の短縮を図るには、ＲＡＭ３
３の容量を四倍とし１、しきい値Ｔ１〜Ｔ４と対応する
積算度数を並列的に出力できる構成とすれば良い。

第１１図は、アドレスコントローラ３７の一例の構成を
示す。第１１図において、５１は、積算度数分布表を作
成する時に２５５から（−１）づつディクレメントする
アドレスを発生するアドレスカウンタである。このアド
レスは、出力制御機能を持つレジスタ５２を介してＲＡ
Ｍ３３に供給される。

５３．５４，５５．５６は、夫々ＲＯＭを示し、ＲＯＭ
５３には、第９図に示すテーブルにおける３２通りのし
きい値Ｔ１が格納されており、他のＲＯＭ５４，５５．
５６には、同様に３２通りのしきい値Ｔ２．Ｔ３．Ｔ４
が夫々格納されている。

ＲＯＭ５３〜５６には、アドレスカウンタ５７で発生し
た５ビツトのパラメータコードＰｉがアドレスとして供
給される。アドレスカウンタ５７は、パルス化回路５８
からのパルス信号によってインクリメントされる。

パルス化回路５８には、比較回路４３からの比較出力信
号が供給され、比較出力信号が“０゛°の期間では、所
定の周期のパルス信号がパルス化回路５８からアドレス
カウンタ５７に供給される。

従って、ＲＯＭ５３〜５６からは、発生情報量がデータ
しきい値以下となる迄、しきい値が順次読みだされる。

ＲＯＭ５３〜５６の夫々から読みだされたしきい値は、
出力制御機能を持つレジスタ５９．６０，６１．６２に
供給される。レジスタ５９〜６２は、出力制御信号によ
り、レジスタ５９から順番にしきい値を出力する。

アドレスカウンタ５７で発生したパラメータコードＰｉ
がゲート回路６３を介して出力端子６４に取り出される
。また、ＲＯＭ５３〜５６から夫々読みだされたしきい
値Ｔ１〜Ｔ４がゲート回路６５．６６．６７．６８を夫
々介して出力端子６９．７０．７１．７２に取り出され
る。これらのゲート回路６３．６５〜６８は、比較出力
信号が°゛１″の場合にオンとなる。従って、最適なし
きい値とこのしきい値を指示するパラメータコードＰｉ
とが出力端子６４．６９〜７２に夫々得られる。これら
のしきい値及びパラメータコードＰｉがＡＤＲＣの符号
化に使用される。

ｄ、変形例　　　。

この発明は、３次元ブロックのＡＤＲＣに対しても適用
できる。３次元ブロックが例えば２フレームに夫々属す
る２個の２次元領域で構成される場合、１ブロツク内の
画素数が２倍となる。また、３次元ブロックのＡＤＲＣ
では、圧縮率を高くする目的で、２個の２次元領域の間
で動きの育無を判定し、動きがをる時には、２個の２次
元領域の画素データ即ぢ、ブロック内の全画素データの
符号化を行い、動きが無い時には、１個の２次元領域の
画素データを符号化する処理がなされる。従って、発生
情報量が静止部と動画部とで（１：２）となる。

上述の３次元ＡＤＲＣに対してこの発明を通用した時の
バッファリング回路の構成を第１２図に示す、既に説明
した一実施例のバッファリング回路（第１０図参照）と
同様の構成に対して、出力制御機能を持つレジスタ４５
．（＋２）発生回路４６、セレクト信号発生回路４７が
付加的に設けられている。セレクト信号発生回路４７に
は、動きのを無を示す動きフラグが端子４８から供給さ
れている。セレクト信号発生回路４７からのセレクト信
号によってレジスタ３５．３９．４５が制御される。

ダイナミックレンジＤＲが入力端子３１から供給され、
度数分布表をＲＡＭ３３に形成する動作では、各ブロッ
クの動きフラグによって、動画部では、レジスタ４５を
出力可能状態として（＋２）を加算回路３４に供給し、
静止部では、レジスタ３５を出力可能状態として（＋１
）を加算回路３４に供給する。この制御により、ＲＡＭ
３３には、ダイナミックレンジＤＲの度数分布表が正し
く作成される。

また、この発明は、上述の３次元ブロックのバッファリ
ングにおいて、ブロック毎の最大フレーム差情報も加味
する場合にも適用でき、圧縮率を高くするためにサブサ
ンプリングを行ってからＡＤＲＣを行う場合にも適用で
きる。

更に、この発明は、高能率符号化方法と併用したバッフ
ァリングに限らず、伝送データ量を一定に抑える目的に
広く使用できる。

〔発明の効果〕

この発明に依れば、発生情報量が単調減少するようなし
きい値テーブルを使用しているので、目標の伝送レート
以下に発注情報量を収めることができる良好なしきい値
の組合せを必ず求めることができると共に、処理時間が
早くなる利点がある。

また、この発明に依れば、ハードウェアの規模を小さく
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の送信側の構成を示すブロ
ック図、第２図及び第３図はブロックの説明のための路
線図、第４図は受信側のブロック図、第５図は可変長量
子化の説明のための路線図、第６図及び第７図は度数分
布表の説明のためのブロック図、第８図はバッファリン
グの説明のためのフローチャート、第９図はしきい値テ
ーブルの一例を示す路線図、第１０図はバッファリング
回路の一例のブロック図、第１１図はバッファリング回
路のアドレスコントローラのブロック図、第１２図はバ
ッファリング回路の他の例のブロック図、第１３図はバ
ッファリングの説明のためのブロック図である。図面における主要な符号の説明１：ディジタルビデオ信号の入力端子、２ニブロック化
回路、３：最大値検出回路、４：最小値検出回路、６．
７：減算回路、９：ｆｉ子化回路、１０：バッファリン
グ回路、３３　：ＲＡＭ、３７　ニアドレスコントロー
ラ、４３：比較回路。代理人　　　弁理士　杉　浦　正　油上！イ富イーりの’ＩｋＡ第５図町麦長ｔＪｊ６曳数道＆分、午ゲラフ１ｋ　　　第６図才表１型、／Ｉｍ友令存グラフ第７図へ′ツ々リングのフロー＋マート第８図しきい値テーブルの一例第９図バ・ｔｂリングロＪ各の七のｆをｊ第１２図

Claims

【特許請求の範囲】データの各値の所定周期内の発生度数を夫々集計する回
路と、上記データの各値の最大値又は最小値からスタートして
隣接するデータの値の度数を順次積算して上記発生度数
の積算値を発生する回路と、上記データの各値に対して
複数のしきい値を設定するしきい値設定回路と、上記設定されたしきい値と夫々対応する上記積算値に基
づいて処理を行う処理回路と、所定数の複数しきい値群が格納され、各複数しきい値が
設定された時に、上記処理回路の出力情報量が順次増加
又は減少する方向に配列されてなるしきい値テーブルと
、上記処理回路の出力と目標値とを比較し、比較出力によ
って上記しきい値テーブルを順次選択し上記処理回路の
出力情報量が上記目標値と所定の関係になるように制御
する制御手段とを備えたことを特徴とする情報量制御回路。