JPH01114958A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばＣＰＵ等のデータ転送要求側（バスマ
スター）と、メモリ等のデータ送出、受入れ側（バスス
レーブ）との間におけるアドレス、データなどの授受を
制御するバス制御方式に関するものである。

［従来の技術］ 従来、電子計算機システムにおけるこの種のバス制御方
式としては、いわゆるマルチパス、マルチパス■、ＶＭ
Ｅバスなどが知られている（例えば、ｒＶＭＥｂｕｓア
ーキテクチャ・マニュアル」、日本モトローラ（株）半
導体事業部発行、ＣＱ出版（株）発売、１９８４年９月
）、これら制御方式は、データ転送についてはほぼ同様
であるので、以下では、ＶＭＥバスについて説明する。

第２図は、ＶＭＥバスのシステム構成を示す図である。

共通のバス１には、システムコントローラ２、複数のバ
スマスター３１〜３Ｎ、複数のバススレーブ４１〜４Ｍ
が接続されている。ここで、バスマスター３１〜３Ｎと
しては、ＣＰＵ、ＤＭＡコントローラが該当し、バスス
レーブ４１〜４Ｍとしては、メモリー、Ｉ１０インター
フェースなどが該当する。

第３図は、ＶＭＥバスでのデータリード時、すなわち、
いずれかのバ°ススレープからいずれかのバスマスター
へのデータ転送のタイミングを示すものである。

データ転送を要求するバスマスター３ｉ　（ｉ＝１〜Ｎ
）は、バスリクエスト信号ＢＲ（アクティブロー）をバ
ス１に送出する（第３図（Ａ））。ここで、バスリクエ
スト信号ＢＲは、オープンコレクタドライバにより送出
されるものであり、複数のバスマスターが同時に送出す
ることがある。

システムコントローラ２は、バスリクエスト信号ＢＲを
受は取ると、バスグランド信号ＢＧ（アクティブロー）
をバス１に送出する（第３図（８））。

パスグランド信号ＢＧを受は取ったバスマスターは、自
らがバスリクエスト信号ＢＲを送出したのでなければ、
次のバスマスターにパスグランド信号を送出し、自らが
バスリクエスト信号ＢＲを送出したのであれば、このパ
スグランド信号ＢＧを取り込み、次のバスマスターに送
出しない。すなわち、バスアービトレーション（バスの
競合管理）構成は、いわゆるデイジ−チエイン機構とな
っており、複数のバスマスターがバスリクエスト信号Ｂ
Ｒを送出しても、最先にパスグランド信号ＢＧを受は取
った１つが選ばれ、バス１を専有的に使用できるように
なる。なお、以下では、バスマスター３１が選択された
とする。

このようにして、選択されたバスマスター３１は、アド
レスＡを送出する（第３図（Ｃ））。

なお、アドレスバスは、例えば３１本の信号線からなり
、通常はフロート状態になっていてバスマスター３１〜
３Ｎから切り離されており、選択時にそのマスター３１
がアドレスＡを転送できるようになされる。

その後、バスマスター３１は、アドレスストローブ信号
ＡＳ（アクティブロー）を送出する（第３図（Ｄ））。

バススレーブ４１〜４Ｍは、アドレスストローブ信号Ａ
ＳによりアドレスＡが有効になったことを知る。そこで
、バススレーブ４１〜４Ｍは、アドレスＡをデコードし
、自分自身が選択されたかどうかを判別する。選択され
たバススレーブ４ｊ　（ｊ＝１〜Ｍ）は、例えばメモリ
アクセスを開始する。

次に、バスマスター３１は、データストローブ信号ＤＳ
（（アクティグロー）を送出する（第３図（Ｅ））。デ
ータストローブ信号ＤＳを受取ったバススレーブ４ｊは
、メモリアクセスなどの動作が終了しだい、データＤを
バス１に送出する（第３図（Ｆ））、データバスは、例
えば３２本の信号線からなり、通常はフロート状態にな
って切り離されており、このときにバススレーブ４ｊに
接続される。次にバススレーブ４ｊは、データアクルッ
ジ信号ＤＴＡＣＫ　（アクティブロー）をバス１に送出
する（第３図（Ｇ））。バスマスター３１は、データア
クルッジ信号ＤＴＡＣＫにより、データＤが有効になっ
たことを知って、そのデータＤを内部にラッチする。

次に、バスマスター３１は、データストローブ信号ＤＳ
をリセットする。これにより、バススレーブ４ｊは、バ
スマスター３１がデータＤを受取ったことを知り、デー
タアクルッジ信号ＤＴＡＣＫをリセットし、データバス
をフロート状態に戻して解放する０次にバスマスター３
１は、アドレスストローブ信号ＡＳをリセットし、アド
レスバスをフロート状態に戻して解放する。ここで、１
回のバスサイクルが終了する。

実際上、ＶＭＥバスには、バスリクエスト信号ＢＲが４
レベルあり、データストローブ信号も２種類あるが、そ
の詳細は本件出題のポイントと関係がないので説明は省
略する。また、データライト動作、すなわち、バスマス
ターからバススレーブへのデ″−タ転送もほぼ同様なタ
イミングであるのでその説明は省略する。

［発明が解決しようとする問題点］ しかしながら、上述のタイミング制御では、１回のバス
サイクル、すなわち、バスリクエスト信号ＢＲの送出か
らアドレスバスをフロート状態に戻すまでに約１［μＳ
］の程度の時間がかかり、・その間他のバスマスターは
バスを使用できないため、複数のプロセッサを備えたシ
ステムの場合、システム全体のスルーブツトタイムがプ
ロセッサ数に比例して向上しないという問題点があった
。

本発明は、以上の点を考慮してなされたもので、１つの
バスマスターが長時間に亘ってバスを占有するという問
題点を除去し、複数のプロセッサを備えたシステムにお
いて、スルーブツトタイムの短い、性能の優れたバス制
御方式を提供しようとするものである。

［間に点を解決するための手段］ かかる問題点を解決するため、本発明においては、シス
テムコントローラ、複数のバスマスター並びにバススレ
ーブが共通のバスに接続されてデータ転送を制御するバ
ス制御方式を以下のように構成した。

すなわち、アドレスバスとデータバスとに独自のバスア
ートトレージョン機構を設けた。そして、データ転送を
要求するバスマスターはクロック信号に同期してアドレ
スバスリクエスト信号を出力し、クロック信号に同期し
てこのアドレスバスリクエスト信号に対するアドレスバ
スグランド信号を取り込み、クロック信号に同期してア
ドレス及びマスターナンバー信号を送出する。他方、ア
ドレスにより指定されたバススレーブはクロック信号に
同期してデータバスリクエスト信号を出力し、クロック
信号に同期してデータバスリクエスト信号に対するデー
タバスグランド信号を取り込み、クロック信号に同期し
て取り込んだマスターナンバー信号を送出する。このマ
スターナンバー信号が当該バスマスターに割り当てられ
た番号と一致すると判断したバスマスターは、その後、
クロック信号に同期してデータ転送を実行する。

［作用］ データ転送を要求するバスマスターは、アドレスバス用
のバスアービトレーション機構によってアドレスバスリ
クエスト信号を送出し、対応するアドレスバスグランド
信号を取り込んでその後クロック信号に同期してアドレ
ス及びマスターナンバー信号を出力する。

このアドレスにより指定されたことを検出したバススレ
ーブは、クロック信号に同期してデータバス用のバスア
ービトレーション機構によってデータバスリクエスト信
号を送出し、対応するデータバスグランド信号を取り込
んで、その後到来してラッチしているマスターナンバー
信号を送り返す。

データ転送を要求した上述のバスマスターは、クロック
信号に同期してこのマスターナンバー信号によってデー
タバスアービトレーションが確立したことを認識してデ
ータ転送を実行する。

［実施例コ 以下、本発明の一実施例を図面を参照しながら詳述する
。

第１図はこの実施例におけるデータリード動作のタイミ
ングチャート、第４図〜第６図はそれぞれこの実施例に
おけるシステムコントローラ５、バスマスター６ｘ、バ
ススレーブ７ｙの内部構成を示すブロック図、第７図は
この実施例におけるデータライト動作のタイミングチャ
ート、第８図はこの実施例におけるタイミング制御信号
の詳細を示すタイミングチャートである。

この実施例においても、図示は省略するが共通のバス８
にシステムコントローラ５、複数のバスマスター６１〜
６Ｐ、複数のバススレーブ７１〜７Ｑが接続されている
（第２図参照）。

この中、システムコントローラ５は、第４図に示すよう
に、システムクロック信号ＣＬＫ、アドレスバスイネー
ブル信号ＡＢＥＮ　（アクティブロー）並びにデータバ
スイネーブル信号ＤＢＥＮを発生して出力するクロック
発生器１１と、アドレスバスリクエスト信号ＡＢＲ（ア
クティブロー）をバス８から受けてアドレスバスグラン
ド信号ＡＢＧ（アクティブロー）をバス８に出力するア
ドレスバスアービタ１２と、データバスリクエスト信号
ＤＢＲ（アクティブロー）をバス８から受けてデータバ
スグランド信号ＤＢＧ　（アクティブロー）をバス８に
出力するデータバスアービタ１３とを備えて構成されて
いる。

ここで、クロック発生器１１は、例えば、周期１００［
ｎｓｌ、デユーティ比５０％のシステムクロック信号Ｃ
ＬＫ（第８図（Ａ））を発生すると共に、このクロック
信号ＣＬＫの立下がりエツジで立下がり、その立下がり
期間がクロック信号ＣＬＫの周期の６０％の期間である
データバスイネーブル信号ＤＢＥＮ　（第８図（Ｂ））
を発生し、また、クロック信号ＣＬＫの立上がりエツジ
で立下がり、その立下がり期間がクロック信号ＣＬＫの
周期の６０％の期間であるアドレスバスイネーブル信号
ＡＢＥＮ（第８図（Ｃ））を発生する。

バスマスター６ｘ（ｘ＝１〜Ｐ）は、第５図に示すよう
に、ＣＰＵやＤＩＭＡコントローラ等のアクティブ素子
２１を備え、このアクティブ素子２１のアドレス出力端
子はドライバ２２を介してバス８のアドレスラインに接
続され、アクティブ素子２１のデータ入出力端子はドラ
イバ２３及びレシーバ２４を介してバス８のデータライ
ンに接続されている。

また、バスマスター６Ｘは転送制御部２５を備え、この
転送制御部２５にはバス８からクロック信号ＣＬＫ及び
アドレスバスイネーブル信号ＡＢＥＮが直接与えられる
と共に、データストローブ信号ＤＳ（アクティブロー）
及びデータマスターナンバー信号ＤＭＮＯがレシーバ２
６を介して与えられるようになされている。また、転送
制御部２５は、バス８に対してドライバ２７を介してア
ドレスマスターナンバー信号ＡＭＮＯ、アドレスストロ
ーブ信号ＡＳ（アクティブロー）、並びにリードライト
制御信号Ｒ／Ｗを出力するようになされている。

さらに、バスマスター６ｘは、アドレスバスリクエスタ
２８を備える。このアドレスバスリクエスタ回路２８は
、アドレスバスリクエスト信号ＡＢＲをバス８に出力す
ると共に、アドレスバスグランド信号ＡＢＧをバス８か
ら取り込むようになされている。

なお、アクティグ素子２１及びアドレスバスリクエスタ
２８の入出力のタイミング制御は転送制御部２５によっ
てなされるようになっている。

バススレーブ７ｙは、第６図に示すように、メモリーや
Ｉ１０インターフェース等のパッシブ素子５１を備える
。

パッシブ素子５１のアドレス入力端子は、レシーバ５２
を介してバス８のアドレスラインに接続されている。ま
た、データ入出力端子は、ドライバ５３及びレシーバ５
４を介してバス８のデータラインに接続されている。バ
ススレーブ７ｙは、また転送制御部５５を備える。この
転送制御部５５は、レシーバ５２を通じアドレスＡの上
位ビット（バススレーブを指示している）と、レシーバ
５６を介してバス８からリードライト制御信号Ｒ／Ｗ、
アドレスストローブ信号ＡＳ、アドレスマスターナンバ
ー信号ＡＭＮＯを受け、データストローブ信号ＤＳ及び
データマスターナンバー信号ＤＭＮＯをドライバ５７を
介してバス８に出力するようになされている。また、転
送制御部５５は、パッシブ素子５１、データバスリクエ
スタ５８の入出力のタイミングを制御している。データ
バスリクエスタ５８は、バス８にデータバスリクエスト
信号ＤＢＲを出力し、データバスグランド信号ＤＢＧを
受けるようになされている。

なお、転送制御部５５による制御は、バス８からのクロ
ック信号ＣＬＫ、アドレスバスイネーブル信号ＡＢＥＮ
、データバスイネーブル信号ＤＢＥＨに同期して行なわ
れる。

次に、第１図を用いてこの実施例のデータリード動作を
説明する。データリードの必要が生じたバスマスター６
ｘは、クロック信号ＣＬＫ（第１図（Ａ））の立上りに
同期してアドレスバスリクエスト信号ＡＢＲ（第１図（
８））をアドレスバスリクエスタ２８からバス８に送出
する。アドレスバスリクエスト信号ＡＢＲは、オープン
コレクタドライバにより送出されるので、複数のバスマ
スタから重複して送出されてもよい。

このアドレスバスリクエスト信号ＡＢＲは、システムコ
ントローラ５中のアドレスバスア−ビ１２により受は取
られ、システムコントローラ５は、アドレスバスグラン
ド信号ＡＢＧ　（第１図（Ｃ））をアドレスバスアービ
タ１２から送出する。この信号ＡＢＧはＶＭＥバスと同
様のデイジ−チエイン機構による信号であり、アドレス
バスリクエスト信号ＡＢＲを送出したバスマスター６ｘ
によって受取られ、このバスマスター６ｘだけがアドレ
スラインを利用し得る状態になる。

すなわち、バスマスター６ｘは、クロック信号ＣＬＫの
次の立上り時点ｔ１においてアドレスバスグランド信号
ＡＢＧをサンプリングし、アクティブであればアドレス
バスリクエスト信号ＡＢＲをリセットし、アドレスバス
イネーブル信号ＡＢＥＨに同期してドライバ２７を介し
てアドレスマスターナンバー信号ＡＭＮＯを、また、ド
ライバ２２を介してアドレスＡをバス８に送出する（第
１　図ＣＤ）、　（Ｅ））。アドレスマスターナンバー
信号ＡＭＮＯは、例えば、４本の信号線を介する４ピツ
″トの信号であり、各バスマスターに固有な番号となさ
れている。アドレスＡは、例えば３２本の信号線を介す
る３２ビツトの信号でなる。

なお、アドレスマスターナンバー信号ＡＭＮＯ１及びア
ドレスＡの信号線は、通常はフロート状態であって切り
離されており、バス８への送出時に電気的に接続される
。

バスマスター６ｘは、これら信号ＡＭＮＯ，Ａと同時に
ドライバ２７を介してアドレスストローブ信号ＡＳ、リ
ードライト制御信号Ｒ／Ｗ　（ｒ　Ｉ　Ｊ：リード〉を
バス８に送出する。

他方、バススレーブ７ｙ側では、転送制御部５５により
、アドレスストローブ信号ＡＳがアクティブの状態のと
きに、クロック信号ＣＬＫの立下がり時点ｔ２において
アドレスＡをサンプリングし、自分自身が選択されたか
どうかを判断する。

自分自身が選択された場合には制御部５５によりこの時
点ｔ２におけるアドレスマスターナンバー信号ＡＭＮＯ
、アドレスＡ、リードライト制御信号Ｒ／Ｗをラッチし
、メモリアクセスなどの所定の動作を行なう。このよう
な動作が終了する時点よりクロック信号ＣＬＫの１．５
周期前の時点になると、バススレーブ７ｙはデータバス
リクエスタ５８からデータバスリクエスト信号ＤＢＲ（
第１図（ｔｌ））をクロック信号ＣＬＫの立上りに同期
してバス８に送出する。なお、データバスリクエスト信
号ＤＢＲは、オープンコレクタドライバにより送出され
るので複数のバススレーブから重複して送出されること
もある。以下ではバススレーブ７ｙから送出された場合
のみを考える。

このデータバスリクエスト信号ＤＢＲは、システムコン
トローラ５中のデータバスアービタ１３によって受は取
られ、システムコントローラ５はデータバスアービタ１
３からデータバスグランド信号ＤＢＧ（第１図ＣＩ））
を送出する。このデータバスグランド信号ＤＢＧは、ア
ドレスバスグランド信号ＡＢＧと同様のデイジ−チエイ
ン機構による信号であり、データバスリクエスト信号Ｄ
ＢＲを送出したバススレーブ７ｙがこのデータバスグラ
ンド信号ＤＢＧを受取る。

このようにしてデータバスリクエスト信号ＤＢＲを送出
したバススレーブ７ｙは、制御部５５によりクロック信
号ＣＬＫの次の立上り時点ｔ３においてこのデータバス
グランド信号ＤＢＧをサンプリングし、アクティブであ
るとアドレスマスターナンバー信号ＡＭＮＯの値をドラ
イバ５７を介・してデータマスターナンバー信号ＤＭＮ
Ｏ（第１図（Ｊ））として送出する。データマスターナ
ンバー信号ＤＭＮＯ用の信号ラインは、通常はフロート
状態で切り離されており、バス８に送出されるときに伝
送状態となって、アドレスバスイネーブルＩ信号ＡＢＥ
Ｎに同期してこの信号ＤＭＮＯを送出する。同時にデー
タストローブ信号用ラインのフロート状態を解いてデー
タストローブ信号ＤＳ（第１図（Ｌ））をバス８に送出
する。

その後、時点ｔ３からクロック信号ＣＬＫの半周期だけ
遅れた時点ｔ４から動作の結果得られたデータＤ（第１
図（に））をドライバ５３を介して出力する。データＤ
は、例えば３２本の信号線による３２ビツトの信号であ
り、送出時にフロート状態が解かれてデータンバスイネ
ーブル信号ＤＢＥＮに同期して送出される。

他方、アドレスＡを送出したバスマスター６ｘは、デー
タストローブ信号ＤＳがアクティブのときにクロック信
号ＣＬＫの立下がりで制御部２５によりデータマスター
ナンバー信号ＤＭＮＯをサンプリングし、自分自身のマ
スタ一番号と一致するかどうかを判断する。一致した場
合にはクロック信号ＣＬＫの半周期だけ遅れた時点ｔ５
においてデータＤをアクティブ素子２１にラッチさせる
。

かくして、１回のデータリードサイクルが終了する。

次に、第７図について本発明におけるデータライト動作
を説明する。なお、データライトの必要が生じたバスマ
スター６ｘがアドレスバスリクエスト信号ＡＢＲ（第７
図（Ｂ））を送出し、アドレスバスグランド信号ＡＢＧ
　（第７図（Ｃ））を受取り、アドレスマスターナンバ
ー信号ＡＭＮＯ（第７図（Ｄ））、アドレスＡ（第７図
（Ｅ））、アドレスストローブ信号Ａｓ（第７図（Ｆ）
）、及びリードライト制御信号Ｒ／Ｗ（第７図（Ｇ））
を送出するまでの動作は、リードライト制御信号Ｒ／Ｗ
をライト動作を指示する論理「０」にする点を除き、デ
ータリード動作と同様であるので、その説明は省略する
。

バススレーブ７ｙは、制御部５５によってクロック信号
ＣＬＫの立下がりごとにアドレスストローブ信号ＡＳの
状態を監視し、アドレスストローブ信号ＡＳがアクティ
ブであれば、その時点のアドレスＡの上位ビットをサン
プリングし、自分自身が選択されたかどうかを判断する
。自分自身が選択された場合には時点ｔ６で制御部５５
によりアドレスマスターナンバー信号ＡＭＮＯ、アドレ
スＡ、リードライト制御信号Ｒ／Ｗをラッチする。

さらに、クロック信号ＣＬＫの次の立上り時点ｔ７で選
択されたバススレーブ７ｙは、データバスリクエスタ５
８からデータバスリクエスト信号ＤＢＲ（第７図（■）
）をバス８に送出する。

このリクエスト信号ＤＢＲは、システムコントローラ５
中のデータバスアービタ１３により受取られ、システム
コントローラ５は、データバスアービタ１３からデータ
バスグランド信号ＤＢＧ（第７図（Ｉ））を送出する。

データバスリクエスト信号ＤＢＲを送出したバススレー
ブ７ｙは、制御部５５によりクロック信号ＣＬＫの次の
立上り時点ｔ８でこのグランド信号ＤＢＧをサンプリン
グし、アクティブであると、データバスリクエスト信号
ＤＢＲをリセットし、先にラッチしたアドレスマスター
ナンバー信号ＡＭＮＯの値をドライバ５７を介してデー
タマスターナンバー信号ＤＭＮＯ（第７図（Ｊ））とし
て送出する。同時にデータストローブ信号ＤＳ（第７図
（し））をバス８に送出する。

先はど、アドレスＡを送出したバスマスター６Ｘは、デ
ータストローブ信号ＤＳがアクティブの時にクロック信
号ＣＬＫの立下がりで制御部２５によりデータマスター
ナンバー信号ＤＭＮＯをサンプルリングし自分自身のマ
スタ一番号と一致す　・るかどうかを判断する。一致し
た場合には、その時点ｔ９においてデータＤ（第７図（
に））をドライバ２３を介してバス８に送出する。

他方、選択されたバススレーブ７ｙは、時点ｔ９からク
ロック信号ＣＬＫの半周期だけ遅れた時点ｔｌｏでデー
タバス上のデータＤをパッシブ素子３１に対してメモリ
ライトなどする。かくして、１回のデータライトサイク
ルが終了する。

従って、上述の実施例によれば、アドレスバスとデータ
バスとを独立したバスとして個別にバスアービトレーシ
ョンを行ない、すなわちアドレスバス及びデータバスの
アービトレーションをそれぞれパイプライン化したので
、アドレスバスのアービトレーションと同時にデータバ
スのアービトレーションを同時に実行でき、この点から
システム全体のスルーブツトタイムを向上できる。

また、上述の実施例によれば、アドレス、データの転送
をシステムコントローラからのタイミング制御信号（Ｃ
ＬＫ、ＤＢＥＮ、ＡＢＥＮ＞に同期して行ない、アドレ
スデータがバスを占有する時間をフロート期間を設けて
クロック信号の半周期より長くかつ１周期より短い時間
とし、その時間内のクロック信号の変化点で取り込むよ
うにしたので、バスの占有時間が１クロック周期より短
い時間でアドレス、データの転送を実行でき、前後のク
ロック周期を他のアドレス、データの転送に利用でき、
この点からもシステム全体のスループットタイムを向上
できる。

すなわち、複数のプロセッサを備えたマルチプロセッサ
システムに好適なバス制御方式を実現できる。

実際上、アドレス、データのバス占有時間は、従来のＶ
ＭＥバスの１／１０程度となった。

なお、上述の実施例においては、電子計算機システムに
適用したものを示したが、適用対象は複数のバスマスタ
ーを備えたものであれば、いかなるものに対しても適用
することができる。

［発明の効果］ 以上のように、本発明によれば、アドレスバスとデータ
バスとに別個のアービトレーション機構を設けてクロッ
ク信号に同期してデータ転送を行なうようにしたので、
バスマスター及びバススレーブの異なる組み合わせでア
ドレス及びデータ転送を同時に実行できてシステムのス
ルーブツトタイムを短縮できるバス制御方式を得ること
ができる。

【図面の簡単な説明】

第１図は本発明によるバス制御方式の一実施例のデータ
リード動作時の各部タイミングチャート、第２図は従来
方式が適用されるシステム構成を示すブロック図、第３
図は従来方式におけるデータリード動作時の各部タイミ
ングチャート、第４図は上記実施例のシステムコントロ
ーラを示すブロック図、第５図は上記実施例のバスマス
ターを示すブロック図、第６図は上記実施例のバススレ
ーブを示すブロック図、第７図は上記実施例のデータラ
イト動作時の各部タイミングチャート、第８図は上記実
施例のタイミング制御信号を示すタイミングチャートで
ある。 ５・・・システムコントローラ、６１〜６Ｐ・・・バス
マスター、７１〜７Ｑ・・・バススレーブ、８・・・バ
ス、１１・・・クロック発生器、１２・・・アドレスバ
スアービタ、１３・・・データバスアービタ、２１・・
・アクティブ素子、２５・・・転送制御部、２８・・・
アドレスバスリクエスタ、５１・・・パッシブ素子、５
５・・・転送制御部、５８・・・データバスリクエスタ
、ＣＬＫ・・・クロック信号、ＤＢＥＮ・・・データバ
スイネーブル信号、ＡＢＥＮ・・・アドレスバスイネー
ブル信号、ＡＢＲ・・・アドレスバスリクエスト信号、
ＡＢＧ・・・アドレスバスグランド信号、Ａ・・・アド
レス、ＡＭＮｏ・・・アドレスマスターナンバー信号、
ＤＢＲ・・・データバスリクエスト信号、ＤＢＧ・・・
データバスグランド信号、Ｄ・・・データ、ＤＭＮＯ・
・・データマスターナンバー信号。 第２図 ？１国ξのテ゛−タリード動作の各部タイミング゛チ！
−ト第３図 ５暇１飄例のテ゛−タライト鮪のタイミンク゛チャート
第７図 手続補正書く自発） 昭和６３１年７．耳１８日 特許庁長官　吉　１）文　毅　殿 １、事件の表示 昭和６２年特許願第２７１７８１号 ２、発明の名称 バス制御方式 ３、補正をする者 事件との関係　特許出願人 住所（〒１０５）東京都港区虎ノ門１丁目７番１２号名
称（０２９）　　　　　沖電気工業様式会社代表者　　
　　小杉信光 ４、代理人 住所（〒１０８）東京都港区芝浦４丁目１０番３号５、
補正の対象 明細書の「発明の詳細な説明」の欄、及び「図面６、補
正の内容 （１）明細書、第５頁第１６行の「（（アクティグロー
）」を「（アクティブロー）」と訂正する。 （２）明細書、第７頁第１７行の「スループット」を「
アクセス」と訂正する。 （３）明細書、第８頁第７行の「バスアートトレージョ
ン」を「バスアービトレーション」と訂正する。 （４）明細書、第１９頁第４行の「データンバスイネー
ブル」を「データバスイネーブル」と訂正する。 （５）明細書、第２２頁第７行の「メモリライトなどす
る」を［メモリライトなどをする」と訂正する。 （６）明細書、第２２頁第１１行の「すなわち」を「さ
らに」と訂正する。 （７）明細書、第２２頁第１３行〜第１５行の「アドレ
ス・・・実行でき、」を削除する。 （８）明細書、第２２頁第１６行、及び第２３頁第８行
の「タイム」をそれぞれ削除する。 （９）明細書、第２４頁第４行〜第５行の「スルーブツ
トタイムを短縮できる」を「スループットを向上できる
」と訂正する。 （１０）明細書、第２５頁第５行の「パッシブ素子」を
「パッシブ素子」と訂正する。 以上

Claims (1)

1. 【特許請求の範囲】 システムコントローラ、複数のバスマスター並びに複数
   のバススレーブが共通のバスに接続されてデータ転送を
   制御するバス制御方式において、アドレスバスとデータ
   バスに独自のバスアービトレーション機構を有し、いず
   れかの上記バスマスターがクロック信号に同期してアド
   レスバスリクエスト信号を出力し、上記クロック信号に
   同期してこのアドレスバスリクエスト信号に対するアド
   レスバスグランド信号を取り込み、上記クロック信号に
   同期してアドレス及びマスターナンバー信号を送出し、 上記アドレスにより指定された上記バススレーブが上記
   クロック信号に同期してデータバスリクエスト信号を出
   力し、上記クロック信号に同期して上記データバスリク
   エスト信号に対するデータバスグランド信号を取り込み
   、上記クロック信号に同期して取り込んだ上記マスター
   ナンバー信号を送出し、 上記各バスマスターにおいて自らの番号と上記バススレ
   ーブからの上記マスターナンバー信号との一致を判定し
   、一致した所で上記バスマスター及び上記バススレーブ
   間のデータ転送を上記クロック信号に同期して行なうこ
   とを特徴するバス制御方式。