JPH0560625B2 - - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概 要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図） 作 用 実施例 (a) 一実施例の説明（第２図、第３図、第４図、
第５図、第６図） (b) 他の実施例の説明 発明の効果 〔概要〕 複数のマスタと複数のスレーブが共通バスに接
続され、バス占有権を獲得したマスタが共通ビジ
ー線にビジー信号を発し、ビジー信号のオフで各
マスタがバス占有権の調停を行うシステムにおい
て、スレーブにビジー信号発生回路を設け、ライ
トアクセス時に、マスタのビジー信号に引続き、
スレーブがビジー信号を発することによつて、ラ
イトアクセスとバス占有権の調停を並行にできる
ようにしたものである。

〔産業上の利用分野〕

本発明は、複数のマスタと複数のスレーブが共
通バスを介して接続され、調停によつてバス占有
権を獲得したマスタが共通バスを介してスレーブ
をアクセスし、スレーブとリード／ライトのデー
タ転送を行うマスタ・スレーブシステムにおい
て、マスタ、スレーブの各々の応答時間に合わせ
た共通バスの占有を行つてデータ転送をするアク
セス制御方式に関し、特にアクセスサイクル内に
各マスタのバス占有権の調停を行つて効率良いバ
ス使用の可能なアクセス制御方法に関する。

共通バスに複数のマスタと複数のスレーブが接
続され、マスタがスレーブをアクセスするマス
タ・スレーブシステムにおいては、近年複雑な処
理を可能とするため、種々の応答速度のマスタ、
スレーブが混在する。このため、マスタとスレー
ブの組合わせによつてアクセスタイムが異なり、
アクセスタイム可変データ転送技術が用いられて
いる。

このようなシステムにおいては、マスタが複数
存在するため、マスタのアクセス要求（バス占有
要求）に対し競合の調停（アービトレーシヨンと
いう）のためのサイクルが必要となり、その間バ
スが利用されないことから、アクセスサイクル中
にアービトレーシヨンを行えるアクセス制御方式
が求められている。

〔従来の技術〕

マスタ・スレーブシステムとして、例えば、第
７図Ａに示す３つのマスタ１ａ，１ｂ，１ｃがア
ドレスとデータのマルチプレクサバスで構成され
た共通バスＣ−BUSによつて２つのスレーブ２
ａ，２ｂに接続されているものとする。マスタ１
ａ，１ｂ，１ｃとしてはCPU（中央処理装置）、
DMAC（ダイレクトメモリアクセスコントロー
ラ）、Ｉ／Ｏコントローラ等が用いられ、スレー
ブ２ａ，２ｂとしては、メモリ、Ｉ／Ｏコントロ
ーラ等が用いられる。

係るマスタ・スレーブシステムでは、共通バス
Ｃ−BUSの他に制御信号のやりとりのため制御
線が設けられ、この例では、バス占有を示すビジ
ー信号＊BUSY用のビジー線lb、スレーブ側の応
答信号＊ACKをマスタ側に伝えるための応答線
la、ライトアクセス時のライトストローブ信号＊
WSTRBをスレーブに伝えるためのライトストロ
ーブ線lw、スタート信号＊STARTをスレーブに
伝えるためのスタート線lsが設けられている。

又、マスタ１ａ，１ｂ，１ｃ間のアービトレー
シヨンのため、リクエスト線RQ１，RQ２が設
けられ、この例では、マスタ１ａが最も優先度が
高く、マスタ１ｃが最も優先度が低い。

このようなマスタ・スレーブシステムでは、第
７図Ｂに示す如く、バス占有権を獲得したマスタ
がビジー信号＊BUSYをビジー線に発し、共通
バスＣ−BUSを占有して、スレーブ２ａ又は２
ｂに対しリード又はライトのアクセスを行い、ビ
ジー信号＊BUSYが落ちたハイレベルの間にリ
クエスト線RQ１，RQ２のアクセス要求を見て、
アービトレーシヨンが行われる。この例では、マ
スタ１ａがアクセス要求を発していれば、マスタ
１ｂ，１ｃがアクセス要求があつても、マスタ１
ａがバス占有権を獲得し、マスタ１ａがアクセス
要求を発していないで、マスタ１ｂがアクセス要
求を発していれば、マスタ１ｃがアクセス要求を
発していても、マスタ１ｂがバス占有権を獲得す
る。

この場合、バス占有権を獲得したマスタがアク
セス完了の１サイクル前に第７図Ｂに如くビジー
信号＊BUSYを落とせば、アクセスサイクル中
にアービトレーシヨンを並列に実行でき、バスの
効率利用が可能となる。

一方、このようなマスタ・スレーブシステムに
おいては、各マスタ、スレーブの応答時間が一定
とは限らず、従つてアクセスタイムは一定ではな
い。

例えば、データのECCチエツクを行う場合、
マスタ、あるいはスレーブに、ECC作成・チエ
ツク回路が設けられる。この回路の性能（つまり
使用する素子のスピード）によつて、必要とされ
る時間が決まり、アクセスタイムの長短に影響を
及ぼす可能性が考えられる。

また、データの保持回路の種別によつて、アク
セスタイムが異なる。

例えば、FF、ラツチ等は、非常に短い時間
（数ns〜数十ns）でアクセス可能である。メモリ
に関していえば、スタテイツクRAMで、数十
ns、ダイナミツクRAMで百数十nsの時間が必要
となる。

装置においては、データの使用方法あるいは、
使用頻度に応じて、保持回路の種別が選ばれる。

このため、応答確認方式を用いてアクセスタイ
ムを可変とするようにしている。

例えば、マスタ１ａがリードデータの取込みに
２クロツク、ライトデータの出力に１クロツク要
するものとし、スレーブ２ａがライトデータの取
込みに１クロツク、リードデータ出力まで１クロ
ツク要し、スレーブ２ｂがライトデータの取込み
に２クロツク、リードデータの出力に２クロツク
要するものとすると、応答確認シーケンスは第８
図の如くなる。

マスタ１ａが、スレーブ２ａをリードアクセス
する場合には、第８図Ａの如く、マスタ１ａがビ
ジー信号＊BUSYを発するとともに、アドレス
取込みタイミングを示すスタート信号＊START
をスタート線lsに発し、共通バスＣ−BUSにアド
レス（先頭にアクセスモードを示すフラグを含
む）に発し、スレーブ２ａは図のクロツクの立
上がりで共通バスＣ−BUSのアドレスを取込み
デコードし、リードアクセスであることと、アド
レスのデコードを行う。

スレーブ２ａは１クロツクでリードデータの出
力ができるから、直ちにリードデータの有効とな
るタイミングを通知するアツク信号＊ACKを応
答線laに発し、マスタ１ａに通知し、次にクロツ
クのタイミングでリードデータを共通バスＣ−
BUSに送出する。

マスタ１ａでは、アツク信号＊ACKをクロツ
クの立上りでとらえ、共通バスＣ−BUSから
リードデータを２クロツクで取込む。この時、マ
スタ１ａは２クロツクで取込むことを知つている
ので、アツク信号＊ACKの立上りから１クロツ
ク遅れてクロツクでビジー信号＊BUSYをオ
フ（ハイレベル）とし、スレーブ２ａはクロツク
の立上りで、ビジー信号＊BUSYがオフであ
ることを検知し、リードデータの出力を停止す
る。従つて、マスタ１ａがスレーブ２ａをリード
アクセスするには４クロツクのアクセスタイムを
要する。

一方、マスタ１ａがスレーブ２ａをライトアク
セスする場合には、第８図Ｂの如く、マスタ１ａ
がビジー信号＊BUSYを発するとともに、スタ
ート信号＊STARTを発し、共通バスＣ−BUS
にアドレスを発する。これとともに、マスタ１ａ
は１クロツクでライトデータ出力可能なため、ラ
イトデータの有効となるタイミングを示すライト
ストローブ信号＊WSTRBをライトストローブ線
lwに発する。スレーブ２ａはクロツク立上り
アドレスデコードし、ライトアドレスを知るとと
もに、ライトアドレスのデコードを行う。

マスタ１ａは、クロツクの立上りでライトデ
ータを共通バスＣ−BUSに出力し、スレーブ２
ａはライトデータの取込み完了を示すアツク信号
＊ACKを発し、マスタ１ａはクロツクの立上
りでアツク信号＊ACKをとらえ、これによつて
ビジー信号＊BUSYを落とし、ライトデータの
出力を停止する。

従つて、マスタ１ａがスレーブ２ａをライトア
クセスするには、２クロツクのアクセスタイムを
要する。

同様に、マスタ１ａがスレーブ２ｂをリードア
クセスするには、第８図Ｃの如く、第８図Ａに比
し、スレーブ２ｂがリードデータの出力に２クロ
ツク要することから、アツク信号＊ACKが１ク
ロツク遅れ、リードデータも１クロツク遅れて出
力され、アクセスタイムを５クロツクとなる。

又、マスタ１ａがスレーブ２ｂをライトアクセ
スするには、第８図Ｄの如く、第８図Ｂに比し、
スレーブ２ｂがライトデータの取込み（書込み）
完了まで２クロツク要するから、ライトデータは
２クロツク分出力され、アツク信号＊ACKも１
クロツク遅れて出力され、アクセスタイムは３ク
ロツクとなる。

マスタがライトデータの出力まで２クロツク要
せば、第８図Ｂ，Ｄのライトストローブ信号＊
WSTRBは１クロツク遅れ、ライトデータも１ク
ロツク遅れて出力され、各々のアクセスタイムは
３クロツク、４クロツクと増加する。

このように、マスタ、スレーブ間のアクセスタ
イムは、データ出力タイミング信号、即ちリード
時はアツク信号＊ACK、ライト時はライトスト
ローブ信号＊WSTRBによつて、又ライト時には
アツク信号＊ACKをライト完了を示すようにし
て、マスタ、スレーブの応答時間に応じた最速か
つ最適のアクセスタイムを与えることができる。

〔発明が解決しようとする問題点〕

このような従来のアクセス制御方式では、マス
タ側がビジー信号＊BUSYを取扱つていること
から、リードアクセス時には、自己の応答時間を
知つているため、アクセス完了前のサイクルを得
られるので、第８図Ａ，Ｃの如く、アクセス完了
の１サイクル前でスレーブ側のアツク信号＊
ACKに応じてビジー信号＊BUSYを落とすこと
ができ、従つて、アクセスサイクル中にアービト
レーシヨンが可能となる。

しかし、ライトアクセス時には、アクセス完了
はスレーブ側によることから、アクセス完了前の
サイクルを知ることができず、このため、ビジー
信号＊BUSYを落とすタイミングはスレーブ側
のアツク信号（ライト完了信号）＊ACKによつ
て生成するしかなかつた。これは、リードとライ
トを直列に行うライトアクセスの一種として取扱
われるリードモデイフアイドライトアクセスでも
同様である。

このため、ライトアクセス及びリードモデイフ
アイドライトアクセスにおいては、第８図Ｂ，Ｄ
に示す如く、アクセス完了までビジー信号＊
BUSYが落ちないから、アービトレーシヨンは
アクセス完了後に行われ、アクセスサイクル中に
アービトレーシヨンが実行できず、バスの有効利
用ができないという問題があつた。

本発明は、ライトアクセス時にも、アクセスサ
イクル中にアービトレーシヨンを行うことのでき
るマスタ・スレーブシステムのアクセス制御方法
を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図である。

第１図Ａ中、第７図で示したものと同一のもの
は同一の記号で示してあり、３はマスタ側のビジ
ー信号発生回路であり、各マスタ１ａ，１ｂ，１
ｃに設けられるもの、４はスレーブ側のビジー信
号発生回路であり、ライトデータの取込みに２ク
ロツク以上要するスレーブ（例えば２ｂ）に設け
られるものである。

第１図Ｂに示す如く、第８図Ｂのマスタ、スレ
ーブの関係の如き、スレーブ側のライトデータの
取込みが１サイクル（クロツク）で済むものでは
（例えば、スレーブ２ａ）、ライトデータの出力前
にマスタのビジー信号＊BUSYを落とす。

一方、第１図Ｃの如く、第８図Ｄのマスタ、ス
レーブの関係の如き、スレーブ側のライトデータ
の取込みが２サイクル（クロツク）以上要するも
のでは、（例えばスレーブ２ｂ）、ライトデータの
出力前にマスタのビジー信号＊BUSYを落とし、
引き続いてスレーブのビジー信号発生回路４より
ビジー信号＊BUSYを発生する。

〔作用〕

本発明では、ライトアクセス時に、マスタがア
クセス起動時から自己の応答時間であるライトデ
ータ出力までビジー信号＊BUSYを発している
ので、スレーブ側がライトデータの取込みが１ク
ロツクで済めば、スレーブからビジー信号＊
BUSYを発しなくても、アクセス完了１サイク
ル前に、ビジー信号＊BUSYを落とせるので、
アクセスサイクル中にアービトレーシヨンを第１
図Ｂの如く並列に実行できる。

一方、ライトデータの取込みに２クロツク以上
要するスレーブに対しては、ビジー信号発生回路
４を設け、マスタのビジー信号＊BUSYオフに
引続いて、ビジー信号＊BUSYを発生せしめる。

スレーブ側は自己のライトデータの取込み時間
がわかつているので、スレーブのビジー信号＊
BUSYをアクセスサイクル完了の１サイクル前
で第１図Ｃの如く落とすことができるから、アク
セスサイクル中にアービトレーシヨンを並列に実
行できる。

しかも、ビジー信号＊BUSY以外他の制御信
号のシーケンスを変えないでこれを実行できる。

要するに、ビジー信号をデータを受け側でもド
ライブできるようにしたものである。

〔実施例〕

(a) 一実施例の説明 第２図は本発明の一実施例要部構成図であ
り、第２図Ａはマスタ側のビジー信号発生回路
３の構成図、第２図Ｂはスレーブ側のビジー信
号発生回路４の構成図である。

第２図Ａ中、３０はアンドゲートであり、ビ
ジー線lbのビジー信号＊BUSYと、アービトレ
ーシヨンの結果、アクセス可能である時にハイ
レベル（“１”）となるアクセス可信号ACCと
の論理積をとるもの、３１はアンドゲートであ
り、リードアクセスモードを示すリードモード
信号READと、リード時マスタがリードデー
タの取込みを完了する前のサイクルで発行させ
るタイミング信号RACとの論理積をとるもの、
３２はアンドゲートであり、反転リードモード
信号＊READと、反転ライトストローブ信号
WSTRBとの論理積をとるもの、３３はノア
（NOR）ゲートであり、アンドゲート３１，３
２のノア（NOT OR）をとるもの、３４はＪ
−Ｋフリツプフロツプであり、アンドゲート３
０の出力がＪ端子に、ノアゲート３３の出力が
反転されてＫ端子に入力されるもの、３５はト
ライステートバツフアであり、Ｊ−Ｋフリツプ
フロツプ３４の出力でビジー信号＊BUSYを
ビジー線lbに発するものである。

従つて、マスタ１ａ〜１ｃのビジー信号発生
回路３は、従来のビジー信号発生回路に比し、
アンドゲート３２、ノアゲート３３が付加され
ている。

この構成の動作を説明すると、ビジー線lbの
＊ビジー信号BUSYがハイレベルの（落ちて
いる）間アンドゲート３０が開き、その間にマ
スタがアービトレーシヨンによりバス占有権を
獲得するとアクセス可信号ACCを発し、これ
によつてアンドゲート３０から出力が発せら
れ、Ｊ−Ｋフリツプフロツプ３４を反転し、こ
れによつてトライステートバツフア３５をオン
し、ローレベルのビジー信号＊BUSYをビジ
ー線lbに出力される。

一方、マスタのリードアクセスでは、リード
モード信号READがマスタより発行され、ア
ンドゲート３１が開く。マスタはリードデータ
の取込みを完了する前のサイクルでタイミング
信号RACを発し、これによつてアンドゲート
３１、ノアゲート３３を介しＪ−Ｋフリツプフ
ロツプ３４を反転し、これによつてトライステ
ートバツフア３５をオフし、ビジー信号＊
BUSYをハイレベルとし、これを落とす。

又、マスタのライトアクセス（リードモデイ
フアイドライトアクセスを含む）では、リード
モード信号READがローレベルのため、反転
リードモード信号＊READがハイレベルとな
つてアンドゲート３２を開く。マスタがライト
データの有効を示すライトストローブ信号＊
WSTRBを発すると、その反転のライトストロ
ーブ信号WSTRBによつて、アンドゲート３
２、ノアゲート３３を介しＪ−Ｋフリツプフロ
ツプ３４を反転し、これによつてトライステー
トバツフア３５をオフし、ビジー信号＊
BUSYをハイレベルとし、これを落とす。

従つて、ライトアクセスでは、マスタのビジ
ー信号＊BUSYはライトアクセス開始からラ
イトデータ出力前までローレベルとなる。

一方、スレーブのビジー信号発生回路４を第
２図Ｂにより説明する。

第２図Ｂ中、４０はアントゲートであり、マ
スタの反転ライトストローブ信号WSTRBと、
スレーブのアドレスデコードによつてライトア
クセスを検出した時のタイミング信号WMSと
の論理積をとるもの、４１はＪ−Ｋフリツプフ
ロツプであり、アントゲート４０の出力がＪ端
子に入力され、スレーブのライト完了の前のサ
イクルで出力されるタイミング信号WACがＫ
端子に入力されるもの、４２はトライステート
バツフアであり、Ｊ−Ｋフリツプフロツプ４１
の出力でビジー信号＊BUSYをビジー線lbに発
するものである。

この構成の動作を説明すると、リードアクセ
スでは動作せず、ライトアクセスの場合のみ動
作する。スレーブはライトアクセスをアドレス
デコードによつて検出すると、タイミング信号
WMSを発し、アンドゲート４０を開く。マス
タからライトストローブ信号＊WSTRBが発せ
られると、その反転信号WSTRBによつてアン
ドゲート４０によりＪ−Ｋフリツプフロツプ４
１が反転し、これによつてトライステートバツ
フア３５をオンし、ローレベルのビジー信号＊
BUSYをビジー線lbに出力する。

次に、スレーブがライト完了の前のサイクル
でタイミング信号WACを発すると、Ｊ−Ｋフ
リツプフロツプ４１を反転し、これによつてト
ライステートバツフア４２をオフし、ビジー信
号＊BUSYをハイレベルとして、落とす。

従つて、ライトアクセスにおいて、スレーブ
のビジー信号＊BUSYは、マスタのビジー信
号＊BUSYオフに引続いて出力され、ライト
完了の１サイクル前にオフとされる。

次に、マスタとスレーブ間のアクセス動作に
ついて説明する。

第１図Ａにおいて、第７図と同様マスタ１ａ
がリードデータの取込みに２クロツク、ライト
データの出力に１クロツク要し、スレーブ２ａ
がライトデータの取込みに１クロツク、リード
データの出力に１クロツク要し、スレーブ２ｂ
がライトデータの取込みに２クロツク、リード
データの出力に２クロツク要し、マスタ１ｂ
（１ｃ）がリードデータの取込みに１クロツク、
ライトデータの出力に１クロツク要するものと
して、第１図Ａのマスタ・スレーブシステムで
説明する。

この場合、マスタ１ａ〜１ｃには、第２図Ａ
のビジー信号発生回路３が、スレーブ２ｂに、
第２図Ｂのビジー信号発生回路４が設けられ、
スレーブ２ａにはビジー信号発生回路４が設け
られていない。

先づ、マスタ１ａとスレーブ２ａ，２ｂのア
クセス動作について第３図及び第４図により説
明する。

尚、第３図はマスタ１ａスレーブ２ａのアク
セス説明図であり、第３図Ａはそのリードアク
セスの場合、第３図Ｂはそのライトアクセスの
場合、第３図Ｃはそのリードモデイフアイドラ
イトアクセスの場合を示し、第４図はマスタ１
ａスレーブ２ｂのアクセス説明図であり、第４
図Ａはそのリードアクセスの場合、第４図Ｂは
そのライトアクセスの場合、第４図Ｃはそのリ
ードモデイフアイドライトアクセスの場合を示
す。

マスタ１ａがスレーブ２ａをリードアクセス
する場合には、第３図Ａに示す如く、第８図Ａ
の従来例と同一の動作を行い、アクセスサイク
ル中に、アービトレーシヨンできる。

マスタ１ａがスレーブ２ａをライトアクセス
する場合には、マスタ１ａは第８図Ｄの場合と
同様にビジー信号＊BUSYを出力し、共通バ
スＣ−BUSにアドレスを出力するとともにラ
イトストローブ信号＊WSTRBを出力する。そ
して、次のクロツクで共通バスＣ−BUSにラ
イトデータを出力する。

スレーブ２ａはライトデータを取込み、アツ
ク信号＊ACKを完了通知として発する。

これによつて、マスタ１ａはライトデータの
出力を停止する。

この時、マスタ１ａはライトストローブ信号
＊WSTRBによつてビジー信号＊BUSYを落と
すことによつて、アクセス中のアクセス完了１
サイクル前にビジー信号＊BUSYが落ち（ハ
イレベルとなり）、アービトレーシヨンが可能
となる。

又、マスタ１ａがスレーブ２ａをリードモデ
イフアイドライトアクセスする場合には、マス
タ１ａはビジー信号＊BUSYを発するととも
に、スタート信号＊STARTを発し、共通バス
Ｃ−BUSにアドレスを発する。スレーブ２ａ
はリードモデイフアイドアクセスであることを
デコードにより知り、１クロツクでリードデー
タの出力ができるため、リードデータの有効と
なるアツク信号＊ACKを出力する。そして、
スレーブ２ａは共通バスＣ−BUSにクロツク
の立上りでリードデータを出力する。

マスタ１ａは、２クロツクでリードデータの
取込みができるから、クロツクの立上りでラ
イトストローブ信号WSTRBを出力し、スレー
ブ２ａはリードデータの出力を停止する。これ
とともにマスタ１ａはビジー信号＊BUSYを
落とし、ライトデータを共通バスＣ−BUSに
出力する。これによつて、アクセス完了１サイ
クル前からアービトレーシヨンが可能となる。

次に、マスタ１ａがスレーブ２ｂをアクセス
する場合について、第４図により説明する。

マスタ１ａがスレーブ２ｂをリードアクセス
する場合は、第３図Ａと同様であり、スレーブ
２ｂがリードデータ出力に２クロツク要するた
め、アツク信号＊ACK及びリードデータの出
力開始が１クロツク分遅れている。

マスタ１ａがスレーブ２ｂをライトアクセス
する場合は、第４図Ｂに示す如く、第３図Ｂと
同様マスタ１ａはビジー信号＊BUSYを、共
通バスＣ−BUSにアドレスを出力するととも
にライトストローブ信号＊WSTRBを出力す
る。そして、次のクロツクで共通バスＣ−
BUSにライトデータを出力し、マスタ１ａの
ビジー信号BUSYを落とす。スレーブ２ｂは、
アドレスを取込みデコードし、ライトストロー
ブ信号＊WSTRBによつてビジー信号BUSYを
ビジー線lbに出力する。

スレーブ２ｂは、ライトデータの取込みに２
クロツク要するから、クロツクのタイミング
でアツク信号＊ACKを出力するとともに、ビ
ジー信号＊BUSYを落とす。又、マスタ１ａ
は、アツク信号＊ACKによつてクロツクの
立上りで、ライトデータの出力を停止する。

従つて、アクセス開始時にはマスタ１ａのビ
ジー信号＊BUSYをドライブし、ライトスト
ローブ信号＊WSTRBによつていつたんマスタ
１ａのビジー信号が落ち、スレーブ２ｂのビジ
ー信号＊BUSYが出力され、アクセス完了の
１サイクル前にビジー信号が落ち、アクセスサ
イクル中にアービトレーシヨンが可能となる。

更に、マスタ１ａがスレーブ２ｂをリードモ
デイフアイドライトアクセスする場合には、第
４図Ｃに示す如く、クロツクまでのリードデ
ータ出力までは第４図Ａのリードアクセスの場
合と同一である。マスタ１ａはクロツクの立
上りに同期してライトストローブ信号＊
WSTRBを出力する。そして、クロツクの立
上りで共通バスＣ−BUSにライトデータを出
力し、これとともにビジー信号BUSYを落と
す。スレーブ２ｂはライトストローブ信号＊
WSTRBによつてビジー信号＊BUSYを出力
し、ライトデータを取込み、アクセス完了の１
サイクル前でビジー信号＊BUSYを落とす。

マスタ１ａはビジー信号＊BUSYの落ちた
ことをクロツクの立上りで検知し、ライトデ
ータの出力を停止する。

このようにして、アクセスサイクル中にアー
ビトレーシヨンが可能となる。

次に、マスタ１ｂ（又は１ｃ）がスレーブ２
ａをアクセスする場合について、第５図により
説明する。

マスタ１ｂがスレーブ２ａをリードアクセス
する場合は、第５図Ａに示す如く、第３図Ａと
同一の動作であり、マスタ１ｂがリードデータ
の取込みに１クロツクで済むので、その分アク
セスタイムが１サイクル少なくてよい。

次に、マスタ１ｂがスレーブ２ａをライトア
クセスする場合は、第５図Ｂに示す如く、第３
図Ｂと全く同一の動作である。

又、マスタ１ｂがスレーブ２ａをリードモデ
イフアイドライトアクセスする場合は、第５図
Ｃに示す如く、第３図Ｃと同一の動作であり、
マスタ１ｂがリードデータの取込みに１クロツ
クで済むので、その分アクセスタイムが１サイ
クル少なくて済む。

次に、マスタ１ｂがスレーブ２ｂをアクセス
する場合について、第６図により説明する。

マスタ１ｂがスレーブ２ｂをリードアクセス
する場合は、第６図Ａに示す如く、第４図Ａと
同一の動作であり、マスタ１ｂがリードデータ
の取込みに１サイクルで済むから、その分アク
セスタイムが１サイクル少なくて済む。

又、マスタ１ｂがスレーブ２ｂをライトアク
セスする場合は、第６図Ｂに示す如く、第４図
Ｂと同一の動作である。

更に、マスタ１ｂがスレーブ２ｂをリードモ
デイフアイドライトアクセスする場合は、第６
図Ｃに示す如く、第４図Ｃと同一の動作であ
り、但し、マスタ１ｂがリードデータの取込み
に１クロツクで済むから、アクセスタイムは１
サイクル分少なくて済む。

(b) 他の実施例の説明 上述の実施例から明らかな如く、複数のマス
タの応答時間（リードデータの取込み、ライト
データの出力時間）は同一であつても異なつて
もよい。

一方、複数のスレーブは、リードデータの出
力時間は同一であつてもよく、異なつてもよい
が、ライトデータの取込み時間は異なつている
ものについて適用される。

後えば、スレーブ２ａがライトデータの取込
みに３サイクル（クロツク）要すれば、スレー
ブ２ａにもビジー信号発生回路４が必要とな
る。

これらは、必要とされるシステム構成によつ
て適宜採用しうる。

又、アービトレーシヨンについて各マスタに
バス占有優先権を持たせているが、最先のアク
セス要求を発したものにバス占有権を与えるよ
うな競合制御を行うようにしてもよく、マス
タ、スレーブの数も実施例に限られない。

更に、共通バスＣ−BUSをアクセス、デー
タのマルチプレクサバスで説明したが、アドレ
スバスとデータバスの分離したものであつても
よく、制御信号も他の形式のものであつてもよ
い。

以上本発明を実施例により説明したが、本発
明は本発明の主旨に従い種々の変形が可能であ
り、本発明からこれらを排除するものではな
い。

〔発明の効果〕

以上説明した様に、本発明によれば、ライトデ
ータの取込み時間が異なる複数のスレーブが接続
されていても、ライトアクセス中にアービトレー
シヨンが実行でき、バスの有効利用を図ることが
できるという効果を奏し、特に種々のスレーブを
接続した複雑なシステムのバスの有効利用が図
れ、全体の処理効率を向上しうる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明
の一実施例要部構成図、第３図乃至第６図は本発
明の一実施例アクセス説明図、第７図及び第８図
は従来技術の説明図である。 図中、１ａ，１ｂ，１ｃ……マスタ、２ａ，２
ｂ……スレーブ、３，４……ビジー信号発生回
路、Ｃ−BUS……共通バス、lb……ビジー線。

Claims (1)

1. 【特許請求の範囲】 １ 複数のマスタ１ａ，１ｂ，１ｃと複数のスレ
   ーブ２ａ，２ｂとが共通バスＣ−BUSに接続さ
   れ、 該複数のマスタ１ａ，１ｂ，１ｃが共通ビジー
   線lb上のビジー信号が有効でない時に各マスタ１
   ａ，１ｂ，１ｃのバス占有権調停を行い、バス占
   有権を獲得したマスタが共通ビジー線lbにビジー
   信号を有効にし、所望のスレーブをアクセスする
   マスタ・スレービシステムにおいて、 該スレーブにビジー信号発生回路４を設け、 ライトアクセス時に、該バス占有権を獲得した
   マスタは、ライトストローブを有効にした後、ラ
   イトストローブを無効にして、ビジー信号を無効
   にするとともに、ライトデータを該共通バスに発
   し、 該スレーブでは、該ビジー信号発生回路４が、
   該ライトストローブに応じてビジー信号を該共通
   バスに発生して有効とし、該ライトデータの取り
   込み終了の１サイクル前に該ビジー信号を無効に
   し、 該マスタ間のバス占有権調停を可能としたこと
   を特徴とするアクセス制御方法。