JPH01115186A - 埋め込みヘテロ型半導体レーザ素子 - Google Patents
埋め込みヘテロ型半導体レーザ素子Info
- Publication number
- JPH01115186A JPH01115186A JP27255187A JP27255187A JPH01115186A JP H01115186 A JPH01115186 A JP H01115186A JP 27255187 A JP27255187 A JP 27255187A JP 27255187 A JP27255187 A JP 27255187A JP H01115186 A JPH01115186 A JP H01115186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor laser
- conductivity type
- type clad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は埋め込みヘテロ型半導体レーザ素子の構造に関
する。
する。
半導体レーザ素子は小型、高効率で使いやすいという特
徴を有することから、各種情報処理用端末素子としての
利用が近年急速に増加している。
徴を有することから、各種情報処理用端末素子としての
利用が近年急速に増加している。
半導体レーザ素子は種々の構造をもつものが知られてい
るが、なかでも高効率、高出力で横モード発振が安定し
ているという特徴を有するのは埋め込みヘテロ型半導体
レーザ素子であり、例えば第３図のごとき構造をもつ。
るが、なかでも高効率、高出力で横モード発振が安定し
ているという特徴を有するのは埋め込みヘテロ型半導体
レーザ素子であり、例えば第３図のごとき構造をもつ。
第３図はその素子の正面からみた模式断面であり、Ｔ１
１ＧａＡｓ基板１の上にＧａＡｓからなるｎ形バッファ
層２ 、 ＡｌＧａＡｓからなるｎ形クラッド層３．ア
ンドープＧａＡｓまたはＡｌＧａＡｓからなる活性Ｆｆ
４ 、 ＡｌＧａＡｓからなるｐ形クラッド層５．Ｇ
ａＡｓからなるｐ形キャップ層６．および単結晶または
多結晶ＡｌＧａＡｓからなる高抵抗埋込層７を有する積
層体の上下両面に電極８．９を備えたものである。この
埋め込みヘテロ型半導体レーザ素子の構造は第３図のよ
うに活性層４は上下でバンドギャップが大きく屈折率の
小さなｎ形クラッド暦３とｐ形クラッド層５に挾まれ、
活性層４の左右は高抵抗でバンドギャップが大きく屈折
率の小さな埋込層７により挾まれており、°活性層４は
これらｎ形クラッド層３．ｐ形クラッド層５および埋込
層７で完全に取り囲まれている。このため埋め込みヘテ
ロ型半導体レーザ素子は活性層４内に効率的にキャリア
およびキャリアの再結合時に放出される光を閉じ込める
ことができ、高効率。
１ＧａＡｓ基板１の上にＧａＡｓからなるｎ形バッファ
層２ 、 ＡｌＧａＡｓからなるｎ形クラッド層３．ア
ンドープＧａＡｓまたはＡｌＧａＡｓからなる活性Ｆｆ
４ 、 ＡｌＧａＡｓからなるｐ形クラッド層５．Ｇ
ａＡｓからなるｐ形キャップ層６．および単結晶または
多結晶ＡｌＧａＡｓからなる高抵抗埋込層７を有する積
層体の上下両面に電極８．９を備えたものである。この
埋め込みヘテロ型半導体レーザ素子の構造は第３図のよ
うに活性層４は上下でバンドギャップが大きく屈折率の
小さなｎ形クラッド暦３とｐ形クラッド層５に挾まれ、
活性層４の左右は高抵抗でバンドギャップが大きく屈折
率の小さな埋込層７により挾まれており、°活性層４は
これらｎ形クラッド層３．ｐ形クラッド層５および埋込
層７で完全に取り囲まれている。このため埋め込みヘテ
ロ型半導体レーザ素子は活性層４内に効率的にキャリア
およびキャリアの再結合時に放出される光を閉じ込める
ことができ、高効率。
高出力で横モードの安定な発振が可能となる。
このような埋め込みヘテロ型半導体レーザ素子の製造方
法は一度ダプルヘテロ接合を形成した後、ストライプ領
域を設けてこれ以外の領域はエツチング除去し、この部
分に再度別の結晶をエピタキシアル成長させることによ
り行われる。第４図はその主な製造工程の一例を示した
ものであり、第３図と共通部分を同一符号で表しである
。まず第４図（ａ）はｎ形ＧａＡｓ基板１の上にＧａＡ
ｓ０ｎ形バツフアＮ ２ 、 ＡｌＧａＡｓのｎ形クラ
ッド層３．アンドープＧａＡＳまたはＡｌＧａＡｓの活
性層４ 、 ＡｌＧａＡｓ （７） ｐ形クラッド層５
．ＧａＡｓのｐ形キャップ層６をこの順にエピタキシア
ル成長させて多層膜を形成する工程である。次に第４図
ら）はｐ形キャップ層６上にレジスト１０を塗布し、ス
トライプ部を残してその他の部分をｎ形クラッド層３の
途中までドライエツチングまたはウェットエツチングに
より除去する工程、続いて第４図（Ｃ）はエツチング除
去した部分に単結晶または多結晶ＡｌＧａＡｓの高抵抗
埋込Ｍ７を再成長させる工程である。さらにエツチング
により表面を平坦にし、電極８．９を付けることにより
第３図のような埋め込みヘテロ接合構造を有する半導体
レーデ素子を作製することができる。
法は一度ダプルヘテロ接合を形成した後、ストライプ領
域を設けてこれ以外の領域はエツチング除去し、この部
分に再度別の結晶をエピタキシアル成長させることによ
り行われる。第４図はその主な製造工程の一例を示した
ものであり、第３図と共通部分を同一符号で表しである
。まず第４図（ａ）はｎ形ＧａＡｓ基板１の上にＧａＡ
ｓ０ｎ形バツフアＮ ２ 、 ＡｌＧａＡｓのｎ形クラ
ッド層３．アンドープＧａＡＳまたはＡｌＧａＡｓの活
性層４ 、 ＡｌＧａＡｓ （７） ｐ形クラッド層５
．ＧａＡｓのｐ形キャップ層６をこの順にエピタキシア
ル成長させて多層膜を形成する工程である。次に第４図
ら）はｐ形キャップ層６上にレジスト１０を塗布し、ス
トライプ部を残してその他の部分をｎ形クラッド層３の
途中までドライエツチングまたはウェットエツチングに
より除去する工程、続いて第４図（Ｃ）はエツチング除
去した部分に単結晶または多結晶ＡｌＧａＡｓの高抵抗
埋込Ｍ７を再成長させる工程である。さらにエツチング
により表面を平坦にし、電極８．９を付けることにより
第３図のような埋め込みヘテロ接合構造を有する半導体
レーデ素子を作製することができる。
以上埋め込みヘテロ型半導体レーザ素子の構造と製造方
法について述べたが効率よく電流をブロックするために
は十分高い値でばらつきのない高抵抗埋込層を備えるこ
とが必要であり、そのため従来ＭＯＣＶＤ法における化
学物半導体のＶ／ＩＩＩ比の制御、あるいは酸素等の不
純物導入によるトラップを形成するなど抵抗値の制御を
行っているが、なお精度よく高抵抗埋込層が形成される
には至っていない。。
法について述べたが効率よく電流をブロックするために
は十分高い値でばらつきのない高抵抗埋込層を備えるこ
とが必要であり、そのため従来ＭＯＣＶＤ法における化
学物半導体のＶ／ＩＩＩ比の制御、あるいは酸素等の不
純物導入によるトラップを形成するなど抵抗値の制御を
行っているが、なお精度よく高抵抗埋込層が形成される
には至っていない。。
本発明は上述の点に鑑みてなされたものであり、その目
的はストライプ領域側面により均一で高い抵抗値を有し
、精度よく形成された埋込層を備えた埋め込みヘテロ型
半導体レーザ素子を提供することにある。
的はストライプ領域側面により均一で高い抵抗値を有し
、精度よく形成された埋込層を備えた埋め込みヘテロ型
半導体レーザ素子を提供することにある。
本発明は半導体基板上に一導電形クラッド層。
活性層、逆導電形クラッド層、キャップ層を順次エピタ
キシアル成長させた後、選択エツチングによりストライ
プ部を形成し、エツチング除去された後の表面に形成し
た陽極酸化物層とこの陽極酸化物層の全面にエピタキシ
アル成長させた高抵抗埋込層とを備えた埋め込みヘテロ
型半導体レーデ素子である。
キシアル成長させた後、選択エツチングによりストライ
プ部を形成し、エツチング除去された後の表面に形成し
た陽極酸化物層とこの陽極酸化物層の全面にエピタキシ
アル成長させた高抵抗埋込層とを備えた埋め込みヘテロ
型半導体レーデ素子である。
本発明は上記のようにして第１図に示した素子構造とし
たため、例えば第４図（Ｃ）のごとく単に埋込層のみを
成長させるのでは制御が困難な高い抵抗と均一性を付与
させることが高精度に行われるようになり、活性層への
キャリア閉じ込め効果が一層向上される。
たため、例えば第４図（Ｃ）のごとく単に埋込層のみを
成長させるのでは制御が困難な高い抵抗と均一性を付与
させることが高精度に行われるようになり、活性層への
キャリア閉じ込め効果が一層向上される。
以下本発明を実施例に基づき説明する。
第′１図は本発明の埋め込みヘテロ型半導体レーザ素子
の要部を示す模式断面図であり、第３図と共通する部分
には同一符号を用いである。第１図が第３図と異なる所
はｎ形クラッド層３．活性層４、ｐ形クラッド層５．ｐ
形キャップ層６を含むストライプ部側面とｎ形クラッド
層３０表面に抵抗性酸化物層１１を形成し、この抵抗性
酸化物層１１の全表面に接して埋込層７を設けたことに
ある。
の要部を示す模式断面図であり、第３図と共通する部分
には同一符号を用いである。第１図が第３図と異なる所
はｎ形クラッド層３．活性層４、ｐ形クラッド層５．ｐ
形キャップ層６を含むストライプ部側面とｎ形クラッド
層３０表面に抵抗性酸化物層１１を形成し、この抵抗性
酸化物層１１の全表面に接して埋込層７を設けたことに
ある。
このようにすると素子の電流狭窄を実現するにあたって
必要となる抵抗は抵抗性酸化物層１１と埋込層７によっ
て分担され、従来に比べて抵抗値が向上し、その制・御
も容易となる。
必要となる抵抗は抵抗性酸化物層１１と埋込層７によっ
て分担され、従来に比べて抵抗値が向上し、その制・御
も容易となる。
第２図は本発明の埋め込みヘテロ型半導体レーザ素子の
主な製造工程を示したものであり、これまでの図と共通
部分は同一符号により示しである。
主な製造工程を示したものであり、これまでの図と共通
部分は同一符号により示しである。
本発明素子の製造方法も第４図の従来素子の製造方法と
基本的には殆ど同じであるから第２図では主としてその
違いだけを述べることにする。第４図（ａ）の基板上に
多層膜を形成する過程は本発明の場合も同じであるから
第２図では省略したが、第２図（ａ）のレジスト１０を
塗布して選択エツチングによりストライプ部を形成する
過程も第４図ら）と金く同様である。その後第４図では
直ちに埋込層７の形成に進むが本発明では第２図ら）の
ごとく選択エツチングされた後のストライプ部側面とｎ
形クラッド層３の表面の露出部分にプラズマ陽極酸化を
施し、酸化物層１１を形成する。しかる後に第２図（Ｃ
）のように高抵抗埋込層７を酸化物層１１の表面に再成
長させる。この以後は従来と全く同様であり、表面をエ
ツチングして平坦にし、上下両電極８と９を付け、第１
図の構造をもつ本発明の埋め込みヘテロ接合型半導体レ
ーザ素子を得ることができる。
基本的には殆ど同じであるから第２図では主としてその
違いだけを述べることにする。第４図（ａ）の基板上に
多層膜を形成する過程は本発明の場合も同じであるから
第２図では省略したが、第２図（ａ）のレジスト１０を
塗布して選択エツチングによりストライプ部を形成する
過程も第４図ら）と金く同様である。その後第４図では
直ちに埋込層７の形成に進むが本発明では第２図ら）の
ごとく選択エツチングされた後のストライプ部側面とｎ
形クラッド層３の表面の露出部分にプラズマ陽極酸化を
施し、酸化物層１１を形成する。しかる後に第２図（Ｃ
）のように高抵抗埋込層７を酸化物層１１の表面に再成
長させる。この以後は従来と全く同様であり、表面をエ
ツチングして平坦にし、上下両電極８と９を付け、第１
図の構造をもつ本発明の埋め込みヘテロ接合型半導体レ
ーザ素子を得ることができる。
埋め込みヘテロ型半導体レーザ素子は活性領域内にキャ
リアおよびキャリアの再結時に放出される光を閉じ込め
電流を狭窄するための埋込層を均一な高抵抗層として形
成することが重要であるが、従来その制御が埋込層単独
では困難であったのに対し、本発明では製造過程で選択
エツチングによりストライプ部を形成した後、埋込層を
再成長する前に、エツチング除去された後の領域表面に
陽極酸化法を用いて抵抗性酸化物層を設け、しかる後に
埋込層を再成長することにより、二重の抵抗層を有する
素子構造としたため、電流ブロックに関与する抵抗は酸
化物層と埋込層に分担されて抵抗値が高められる上に、
埋込層自体の抵抗値にばらつきが生じても酸化物層によ
って必要な抵抗値がカバーされ、その結果キャリアと光
が効果的に閉じ込められて、高効率、高出力で横モード
発振の安定した半導体レーザ素子を得ることができる。
リアおよびキャリアの再結時に放出される光を閉じ込め
電流を狭窄するための埋込層を均一な高抵抗層として形
成することが重要であるが、従来その制御が埋込層単独
では困難であったのに対し、本発明では製造過程で選択
エツチングによりストライプ部を形成した後、埋込層を
再成長する前に、エツチング除去された後の領域表面に
陽極酸化法を用いて抵抗性酸化物層を設け、しかる後に
埋込層を再成長することにより、二重の抵抗層を有する
素子構造としたため、電流ブロックに関与する抵抗は酸
化物層と埋込層に分担されて抵抗値が高められる上に、
埋込層自体の抵抗値にばらつきが生じても酸化物層によ
って必要な抵抗値がカバーされ、その結果キャリアと光
が効果的に閉じ込められて、高効率、高出力で横モード
発振の安定した半導体レーザ素子を得ることができる。
第１図は本発明の埋め込みヘテロ型半導体素子の要部構
成断面図、第２図は同じく主な製造工程図、第３図は従
来の埋め込みヘテロ型半導体素子の要部構成断面図、第
４図は同じく主な製造工程図である。 １ 基板、２ ｎ形バッファ層、３ ｎ形クラッド層、
４ 活性層、５ ｐ形クラッド層、６ｐ形キャンプ層、
７ 埋込層、８．９ 電極、１０６ Ｐ形な？’／フ″
／雪 ぢ １ 図 Ｉ ２ 凹 第 ３ 図 第 ＋ 図
成断面図、第２図は同じく主な製造工程図、第３図は従
来の埋め込みヘテロ型半導体素子の要部構成断面図、第
４図は同じく主な製造工程図である。 １ 基板、２ ｎ形バッファ層、３ ｎ形クラッド層、
４ 活性層、５ ｐ形クラッド層、６ｐ形キャンプ層、
７ 埋込層、８．９ 電極、１０６ Ｐ形な？’／フ″
／雪 ぢ １ 図 Ｉ ２ 凹 第 ３ 図 第 ＋ 図
Claims (1)
- １）半導体基板上に一導電形クラッド層、活性層、逆導
電形クラッド層、逆導電形キャップ層を順次エピタキシ
アル成長した多層膜を選択エッチングしてストライプ部
を形成し、前記多層膜のエッチング除去されたあとの表
面に陽極酸化による酸化物層と、この酸化物層の表面に
再度エピタキシアル成長した埋込層とを備えたことを特
徴とする埋め込みヘテロ型半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27255187A JPH01115186A (ja) | 1987-10-28 | 1987-10-28 | 埋め込みヘテロ型半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27255187A JPH01115186A (ja) | 1987-10-28 | 1987-10-28 | 埋め込みヘテロ型半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01115186A true JPH01115186A (ja) | 1989-05-08 |
Family
ID=17515479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27255187A Pending JPH01115186A (ja) | 1987-10-28 | 1987-10-28 | 埋め込みヘテロ型半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115186A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283052A (ja) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007184644A (ja) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7446545B2 (en) | 2003-05-08 | 2008-11-04 | Unitechno Inc. | Anisotropically conductive sheet |
-
1987
- 1987-10-28 JP JP27255187A patent/JPH01115186A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283052A (ja) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7446545B2 (en) | 2003-05-08 | 2008-11-04 | Unitechno Inc. | Anisotropically conductive sheet |
| JP2007184644A (ja) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000079B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JPH01115186A (ja) | 埋め込みヘテロ型半導体レーザ素子 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPS58106885A (ja) | 半導体レ−ザ | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS6237835B2 (ja) | ||
| JPS6244440B2 (ja) | ||
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JPH03263890A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH02237190A (ja) | 半導体レーザ | |
| JPS6226883A (ja) | 半導体レ−ザ装置 | |
| JPS63122190A (ja) | 半導体発光装置の製造方法 | |
| JPS6241437B2 (ja) | ||
| JPH02105488A (ja) | 分布帰還型半導体レーザ | |
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JPS5967679A (ja) | 光双安定素子 | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| JPH02174286A (ja) | 半導体レーザの製造方法 | |
| JPH04206985A (ja) | 光半導体素子の製造方法 | |
| JPS6144484A (ja) | 半導体レ−ザの製造方法 |