JPH01118291A

JPH01118291A - メモリ制御装置

Info

Publication number: JPH01118291A
Application number: JP62276322A
Authority: JP
Inventors: Masahiro Kitazawa; 正廣北澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-10-30
Filing date: 1987-10-30
Publication date: 1989-05-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［目次］概要産業上の利用分野発明が解決しようとする問題点問題点を解決するための手段作用実施例発明の効果［概要］本発明は、ＣＰＵやチャネルのユニットからコモンバスへ送出され
た記憶装置に対するコマンドを取り込んでそのコマンド
に従い記憶装置の制御を行なうメモリ制御装置に係り、
特に記憶装置の記憶素子に用いられたダイナミックＲＡ
Ｍのリフレッシュを行うメモリ制御装置に関するもので
あり、このダイナミックＲＡＭをリフレッシュするため
に必要となる回路構成を簡略化できる装置の提供を目的
とし、このため、記憶装置の記憶素子に用いられたダイナミッ
クＲＡＭをリフレッシュすべきことが確認されたときに
優先順位が高いコモンバス使用権を要求する手段と、こ
のコモンバス使用権が得られたことを確認したときにダ
イナミックＲＡＭがリフレッシュされるコマンドを発生
する手段と、この手段で発生したコマンドまたはコモン
バス上のコマンドを取り込む手段と、その手段に取り込
まれたコマンドの実行制御を行なう手段とを有する、こ
とを特徴としている。

［産業上の利用分野］本発明は、ＣＰＵやチャネルのユニットからコモンバス
へ送出された記憶ＭＵに対するコマンドを取り込んでそ
のコマンドに従い記憶装置の制御を行なうメモリ制御装
置に係り、特に記憶装置の記憶素子に用いられたダイナ
ミックＲＡＭのりフレッシュを行なうメモリ制′ｍ装置
に関するものである。

プロセッサユニット、チャネルユニットなどの複数のユ
ニットで一台の記憶装置が共用されるコンピュータシス
テムでは、記憶装置を制御するこの種の装置とそれらユ
ニットとの間にコモンバスが設けられ、コモンバスの使
用権を獲得したユニットのコマンドに従って記憶装置の
制御（リード／ライト）が行なわれている。

そして記憶装置が複数のユニットで共用されるので、こ
れに大きな記憶容量が要求され、したがってその記憶素
子にはダイナミックＲＡＭが使用されている。

［従来の技術］第５図において、複数のプロセッサユニット２０−１．
２Ｏ−２−−−２０−ｎからコモンバスリクエスト（コ
モンバス使用権の要求）のデータが制御バス２２へ送出
されており、そのデータはＭＣＵ２４（メモリ制御装置
）のコモンバスリクエスト制御回路２６に与えられてい
る。

このコモンバスリクエスト２６によりコモンバス２８　
（１４）の使用権が得られたプロセッサユニット２０−
１．２０−２−−−または２０−ｎのアクセス用コマン
ドはコモンバス２８へ送出されており、そのコマンドは
ＭＣＵ２４のコモンバス受信レジスタ３０に取り込まれ
ている。

さらに、コモンバス受信レジスタ３０のコマンドは、直
接またはスタック３２を介してセレクタ３４へ与えられ
ており、スタック３２はコマンドの連続受信時における
バッファとして機能している。

そしてセレクタ３４で選択されたコマンドに従いコマン
ド実行制御口′路３６でＭＳＩＪ３８　（記憶装置）の
制御が行なわれており、これにより必要なデータがＭＳ
Ｕ３８へ書き込まれ、あるいはそのＭＳＵ３８から読み
出される。

そのＭＳＵ３８の記憶素子としてはダイナミックＲＡＭ
が使用されており、このためその動作速度はプロセッサ
ユニット２０−１．２０−２・・・２０−ｎより低い。

したがってスタック３２がコマンドで満杯となったとき
にはスタック制御回路４０によりスタック３２に対する
コマンドの書ぎ込みが禁止されるとともに、ＭＳＵ３８
に対するアクセスの抑制がコモンバスリクエスト制御回
路２６にスタック制御回路４０から与えられる。

また、クロック発生器４１で発生したクロックがリフレ
ッシュタイムカウンタ４２でカウントされており、カウ
ントＭＳＵ３８で使用されたダイナミックＲＡＭをリフ
レッシュすべき時刻となったことが確認されると、スタ
ック制御回路４０とコマンド実行制御回路３６とヘリフ
レッシュタイムカウンタ４２からリフレッシュリクエス
トのデータが出力され、同時にそれまでのカウント値が
クリアされる。

そしてその際にコモンバス２８を介してコモンバス受信
レジスタ３０に受信されたコマンドはスタック３２に保
持され、その実行待となる。

その後、コマンド制御回路３６で現在のコマンド実行が
終了すると、ダイナミックＲＡＭのリフレッシュされる
処理が実行され、このリフレッシュが完了すると、それ
まで実行待となっていたスタック３２の次のコマンドが
コマンド実行制御回路３６に与えられる。

［発明が解決しようとする問題点］このように従来においては、ＭＳＵ３８で記憶素子とし
て使用されたダイナミックＲＡＭをリフレッシュすべき
時刻となると、そのリフレッシュが現在のコマンドの実
行完了を待って行われ、次のコマンドの実行がリフレッ
シュ完了まで禁止されるので、ダイナミックＲＡＭをリ
フレッシュするためにコマンド実行制御及びスタック制
御を行うコマンド実行制御回路３６及びスタック制御回
路４０の複雑化を招くという問題があった。

本発明は上記従来の課題に鑑みてなされたものでおり、
その目的は、ダイナミックＲＡＭをリフレッシュするた
めの回路構成が簡略化できる装置を提供することにある
。

［問題点を解決するための手段］上記目的を達成するために、本発明にかかる装置は第１
図のように構成されている。

同図のリフレッシュ用使用権要求手段１０は、記・臣装
置の記憶素子に用いられたダイナミックＲＡＭをリフレ
ッシュすべきことが確認されたときに、優先順位が高い
コモンバス使用権を外部に対して要求する。

そしてリフレッシュコマンド発生手段１２は、前記コモ
ンバス使用権が得られたことを確認したとぎに、前記ダ
イナミックＲＡＭがリフレッシュされるコマンドを発生
する。

ざらにコマンド取り込み手段１６は手段１２で発生した
コマンドまたはコモンバス１４上のコマンドを取り込む
。

またコマンド実行制御手段１８は手段１６に取り込まれ
たコマンドの実行制御を行い、これにより記憶装置のリ
ード、ライトまたはリフレッシュの制御が行なわれる。

［作用］本発明では、メモリ制御装置が優先順位の高い使用権を
要求し、コモンバス使用権を獲得すると、他のユニット
と同様にコマンドを発生する。

したがってコマンド実行手段１８ではダイナミックＲＡ
Ｍのリフレッシュに特別な制御を行なうことが不用とな
る。

また、前）小のスタック制御が行なわれる場合には、そ
の制御にもリフレッシュ用の特別な制御が不用となる。

［実施例］以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。

第２図は実施例の全体構成を説明するものでおり、前述
した第５図と同一部材には同一符号を付することにより
それらの説明は省略する。

本実施例においては、ＭＳＵ３８のダイナミックＲＡＭ
をリフレッシュすべきとして予め設定された時刻となっ
たことがクロック発生器４１のクロックカラン１〜によ
りリフレッシュタイムカウンタ４２で確認されると、リ
フレッシュリクエスト（優先１頃位の高いコモンバス使
用権の要求）がコモンバスリクエスト回路２６に与えら
れる。

このリクエストは、プロセッサユニット２０−１．２０
−２・・・２０−ｎのコモンバスリクエストより優先順
位が高いものとされており、従っテフロセッサユニツｌ
−２０，−１，２０−２・・・２０−ｎによるコモンバ
ス２８の使用が抑制される。

その際にコモンバスリクエスト制御回路２６からリフレ
ッシュコマンドがセレクタ４４に与えられており、その
他方の入力にはコモンバス２８を介してプロセッサユニ
ット２０−１．２０−２・・・２０−ｎのアクセスコマ
ンドが与えられている。

そしてセレクタ４４はコモンバスリクエスト制御回路２
６により制御されてあり、これにより選択されたコマン
ドはコモンバス受信レジスタ３Ｑへ与えられている。

第３図はコモンバスリクエスト制御回路２６の構成を説
明するブロック図であり、リフレッシュタイムカウンタ
４２で発生したリフレッシュリクエストの信号はフリッ
プフロップ４６のＳ入力に与えられている。

そしてフリップフロップ４６の出力はアンドゲート４８
に与えられており、アンドゲート４８の出力はオアゲー
ト５０に与えられている。

このオアゲート５０にはＭＣＵ２４内で発生したコモン
バス２８使用のための他のリクエスト信号も与えられて
おり、オアゲート５０の出力は優先順位決定回路５２に
与えられている。

この優先順位決定回路回路５２でもつとも優先順位の高
いＭＣＵ２４のリクエストが受は付【ブられると、その
受付を示す信号がフリップフロップ４６のＲ入力及びア
ンドゲート５２に与えられ、リフレッシュコマンド発生
回路５４にも与えられる。

ざらに、アンドゲート５２及びリフレッシュコマンド発
生回路５４には、フリップフロップ４６の出力が与えら
れており、その結果、リフレッシュタイムカウンタ４２
でリフレッシュリクエストの信号が発生すると、アンド
ゲート５２の出力が変化し、リフレッシュコマンド発生
回路５４からリフレッシュコマンドがセレクタ４４へ出
力される。

このリフレッシュコマンドはアンドゲート５２の出力に
よりセレクタ４４で選択されており、コモンバス受信レ
ジスタ３０に与えられる。

第４図は本実施例の作用を説明するためのタイムチャー
トであり、同図（Ａ＞のクロックはクロック発生器４１
で得られている。

そして同図（Ｂ）で示されるように、ＭＣＵ　２４のリ
フレッシュリフニス１〜が発生する前に、これと競合す
ることなくアクセスリフニスｌ−ｂが発生しており、ま
たこれらと競合するように、優先順位の最も低いアクセ
スリクエストａが発生している。

この場合においては、同図（Ｃ）で示されるようにまず
アクセスリクエストｂのコマンドがコモンバス２８へ送
出され、同図（Ｄ＞のようにそのコマンドが実行される
。

次いで優先順位によりアクセスリクエストａのコマンド
実行が差し控えられ、これに代わってＭＣＵ２４のリフ
レッシュコマンドが同図（Ｄ）のように実行され、最後
にアクセスリクエストａのコマンドが実行される。

以上説明したように本実施例によれば、ＭＣＬＪ２４が
プロセッサユニット２０−１．２０−２・・・２０−ｎ
と同様にＭＳＵ３８に対する優先順位が高いコマンドを
発生し、このコマンドによりＭＳＵ３８におけるダイナ
ミックＲＡＭのリフレッシュが行なわれるので、スタッ
ク３２の制御及びコマンド実行制御が容易化され、この
ためＭＣＵ２４の回路構成を大幅に簡略化することが可
能となる。

［発明の効果］以上説明したように本発明によれば、記憶装置の記憶素
子に用いられたダイナミックＲＡＭをリフレッシュすべ
きことが確認されたときに、優先順位の高いコモンバス
使用権を要求してその使用権が得られたことを確認する
と、ダイナミックＲＡＭがリフレッシュされるコマンド
を発生するので、記憶装置の制御はコマンドに従っての
み行なわれ、このためその制御が容易化され、その結果
、装置の回路構成を著しく簡素化することが可能となる
。

【図面の簡単な説明】

第１図は発明の原理説明図、第２図は実施例の全体構成説明図、第３図は実施例にあけるコモンバスリクエスト制御回路
の構成を説明するブロック図、第４図は実施例の作用説
明用タイムチャート、第５図は従来例の構成説明図でお
る。１０・・・リフレッシュ用使用権要求手段１２・・・リ
フレッシュコマンド発生手段１４・・・コモンバス１６・・・コマンド取り込み手段１８・・・コマンド実行制御手段２４・・・ＭＣＵ２６・・・コモンパスリクエスト制御回路２８・・・コ
モンバス３０・・・コモンバス受信レジスタ３６・・・コマンド実行制御回路３８・・・ＭＳＬＪ４１・・・タロツク発生器４２・・・リフレッシュタイムカウンタ４４・・・セレ
クタ４６・・・フリップフロップ回路４Ｂ・・・アンドゲート５０・・・オアゲート５２・・・優先順位決定回路５３・・・アンドゲート５４・・・リフレッシュコマンド発生回路リード、ライ
ト又はリフレッシュ発明の原理説明図第　　１　　図実施例の全体構成説明図第２図（Ａ）クロック（Ｂ）コモンバス　　□ 使用権行行実施例の作用説明用タイムチャ〜ト第４図

Claims

【特許請求の範囲】記憶装置の記憶素子に用いられたダイナミックＲＡＭを
リフレッシュすべきことが確認されたときに、優先順位
が高いコモンバス使用権を要求するリフレッシュ用使用
権要求手段（１０）と、前記のコモンバス使用権が得ら
れたことを確認したときに、前記ダイナミックＲＡＭが
リフレッシュされるコマンドを発生するリフレッシュコ
マンド発生手段（１２）と、該手段（１２）で発生したコマンドまたはコマンドバス
（１４）上のコマンドを取り込むコマンド取り込み手段
（１６）と、該手段（１６）に取り込まれたコマンドの実行で記憶装
置の制御を行なう実行制御手段（１８）と、を有する、ことを特徴とするメモリ制御装置。