JPH01119139A - ヒットレス切替方式 - Google Patents
ヒットレス切替方式Info
- Publication number
- JPH01119139A JPH01119139A JP27471687A JP27471687A JPH01119139A JP H01119139 A JPH01119139 A JP H01119139A JP 27471687 A JP27471687 A JP 27471687A JP 27471687 A JP27471687 A JP 27471687A JP H01119139 A JPH01119139 A JP H01119139A
- Authority
- JP
- Japan
- Prior art keywords
- hitless switching
- phase
- hitless
- line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 5
- 230000016507 interphase Effects 0.000 abstract 2
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、デジタル無線通信のヒツトレス切替方式に関
する。
する。
［従来の技術］
従来、この種のヒツトレス切替方式は、現用回線と予備
回線間のデータ位相−故点は−通りしか存在しないこと
を前提に、ヒツトレス切替を行なっていた。
回線間のデータ位相−故点は−通りしか存在しないこと
を前提に、ヒツトレス切替を行なっていた。
［解決すべき問題点］
上述した従来のヒ・ントレス切替方式は、人力データ信
号かＰＮパターンの場合は、パターンは全て異なるため
、現用回線と予備回線間でデータ列の配列か異なる場合
は必ず不一致情報を出力し、全ての配列か一致するまて
変えて、一致したときには必ず現用回線と予備回線間の
位相か一致することになる。
号かＰＮパターンの場合は、パターンは全て異なるため
、現用回線と予備回線間でデータ列の配列か異なる場合
は必ず不一致情報を出力し、全ての配列か一致するまて
変えて、一致したときには必ず現用回線と予備回線間の
位相か一致することになる。
しかし、固定パターン、例えば、第２図に示すような１
００の繰り返しパターンか入力されると、そのパターン
周期において全てデータ位相−致と判定してしまい、ヒ
ツトレス切替範囲を狭くしてしまう問題点かあった。
００の繰り返しパターンか入力されると、そのパターン
周期において全てデータ位相−致と判定してしまい、ヒ
ツトレス切替範囲を狭くしてしまう問題点かあった。
すなわち、前記１００パターンの場合は、３夕１おきに
同一パターンであるため、完全に一致する配列のほか、
３列離れ、６列離れ等て一致情報を出力してしまう。し
たかって例えば６列離れて一致情報を出力すると、ヒツ
トレス切替のタイミングマージンは、等測的６ビツトた
け狭くなってしまうことになる。
同一パターンであるため、完全に一致する配列のほか、
３列離れ、６列離れ等て一致情報を出力してしまう。し
たかって例えば６列離れて一致情報を出力すると、ヒツ
トレス切替のタイミングマージンは、等測的６ビツトた
け狭くなってしまうことになる。
本発明は上記の問題点にかんがみてなされたものて、現
用回線と予備回線の全てのデータ位相−致を検出し、こ
れらの内で位相差か最小のデータ位相一致状態でのみ切
替えることにより、固定パターンにおいても正常なヒツ
トレス切替かてきるようにしたヒツトレス切替方式の提
供を目的とする。
用回線と予備回線の全てのデータ位相−致を検出し、こ
れらの内で位相差か最小のデータ位相一致状態でのみ切
替えることにより、固定パターンにおいても正常なヒツ
トレス切替かてきるようにしたヒツトレス切替方式の提
供を目的とする。
［問題点の解決手段］
上記目的を達成するために本発明のヒツトレス切替方式
は、現用回線と予備回線のデータ列をそれぞれメモリ回
路に書き込み、このメモリ回路の出力信号をヒットレス
で切替えるヒツトレス期待方式において、現用回線と予
備回線間のデータ位相一致か２通り以北存在する場合、
その存在するデータ位相一致すべてに対して、前記それ
ぞれのメモリ回路の出力の位相差を検出し、この位相差
か最小のデータ位相一致状態でのみ切替える構成としで
ある。
は、現用回線と予備回線のデータ列をそれぞれメモリ回
路に書き込み、このメモリ回路の出力信号をヒットレス
で切替えるヒツトレス期待方式において、現用回線と予
備回線間のデータ位相一致か２通り以北存在する場合、
その存在するデータ位相一致すべてに対して、前記それ
ぞれのメモリ回路の出力の位相差を検出し、この位相差
か最小のデータ位相一致状態でのみ切替える構成としで
ある。
［実施例］
次に１本発明の一実施例について第１図を参照して説明
する。
する。
第１図は本発明の一実施例に用いるブロック回路図を示
す。この図において、Ａは現用回線、Ｂは予備回線であ
る。ｌ及び２はタイミングマージな与えるメモリ回路、
３はメモリ回路１．２に接続されデータ位相一致検出点
か何個所あるか検出するインフェイズ検出回路、４はメ
モリ回路ｌ、２及びインフェイズ検出回路３に接続され
、各データ位相一致検出点における現用回線と予備回線
データ信号間の位相差か最小である一致点を検出するタ
イミンクマージン検出回路、モして５は現用回線Ａと予
備回線８間を切替えるヒツトレス切替回路である。
す。この図において、Ａは現用回線、Ｂは予備回線であ
る。ｌ及び２はタイミングマージな与えるメモリ回路、
３はメモリ回路１．２に接続されデータ位相一致検出点
か何個所あるか検出するインフェイズ検出回路、４はメ
モリ回路ｌ、２及びインフェイズ検出回路３に接続され
、各データ位相一致検出点における現用回線と予備回線
データ信号間の位相差か最小である一致点を検出するタ
イミンクマージン検出回路、モして５は現用回線Ａと予
備回線８間を切替えるヒツトレス切替回路である。
なお、メモリ回路ｌ、２としては１６ビツトメモリのも
のを用いた。
のを用いた。
以上のような回路構成において、ヒツトレス切付を行な
うには、まず現用回線Ａ及び予備回線Ｂて伝送されて来
たデータ信号に、メモリ回路ｌ、２てそれぞれヒ・ント
レス切巷をするのに充分なタイミングマージンを与える
。次に、インフェイズ検出回路３てデータ位相一致情報
を出力する全ての列を検出する。そして、タイミングマ
ージン検出回路４でその全てに対して現用回線Ａと予備
回線Ｂの位相差を検出し、さらにその位相差か最小であ
る配列を検出してその配列をインンフェイズ状態と判定
してメモリ回路ｌ、２を固定し、ヒツトレス切替回路５
で切替える。
うには、まず現用回線Ａ及び予備回線Ｂて伝送されて来
たデータ信号に、メモリ回路ｌ、２てそれぞれヒ・ント
レス切巷をするのに充分なタイミングマージンを与える
。次に、インフェイズ検出回路３てデータ位相一致情報
を出力する全ての列を検出する。そして、タイミングマ
ージン検出回路４でその全てに対して現用回線Ａと予備
回線Ｂの位相差を検出し、さらにその位相差か最小であ
る配列を検出してその配列をインンフェイズ状態と判定
してメモリ回路ｌ、２を固定し、ヒツトレス切替回路５
で切替える。
［発明の効果］
以上説明したように本発明は、すべてのデータ一致状態
からタイミングマージンか最大のものを選択することに
より切替えるため固定パターン入力時に、正常なヒツト
レス切替かできる効果かある。
からタイミングマージンか最大のものを選択することに
より切替えるため固定パターン入力時に、正常なヒツト
レス切替かできる効果かある。
第１図は本発明のヒツトレス切替方式の一実施例に用い
るブロック回路図、第２図は固定パターンとしてｌＯＯ
パターンのデータ列の図を示す。 １．２：メモリ回路 ３：インフェイズ検出回路 ４：タイミンクマージン検出回路 ５：ヒツトレス切替回路
るブロック回路図、第２図は固定パターンとしてｌＯＯ
パターンのデータ列の図を示す。 １．２：メモリ回路 ３：インフェイズ検出回路 ４：タイミンクマージン検出回路 ５：ヒツトレス切替回路
Claims (1)
- 現用回線と予備回線のデータ列をそれぞれメモリ回路
に書き込み、このメモリ回路の出力信号をヒットレスで
切替えるヒットレス切替方式において、現用回線と予備
回線間のデータ位相一致が２通り以上存在する場合、そ
の存在するデータ位相一致すべてに対して、前記それぞ
れのメモリ回路の出力の位相差を検出し、この位相差が
最小のデータ位相一致状態でのみ切替えることを特徴と
するヒットレス切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274716A JPH0646725B2 (ja) | 1987-10-31 | 1987-10-31 | ヒットレス切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274716A JPH0646725B2 (ja) | 1987-10-31 | 1987-10-31 | ヒットレス切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01119139A true JPH01119139A (ja) | 1989-05-11 |
| JPH0646725B2 JPH0646725B2 (ja) | 1994-06-15 |
Family
ID=17545574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274716A Expired - Fee Related JPH0646725B2 (ja) | 1987-10-31 | 1987-10-31 | ヒットレス切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646725B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631412A3 (de) * | 1993-05-28 | 2003-01-02 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Übertragung von ATM-Paketen |
-
1987
- 1987-10-31 JP JP62274716A patent/JPH0646725B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631412A3 (de) * | 1993-05-28 | 2003-01-02 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Übertragung von ATM-Paketen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646725B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
| JPH01119139A (ja) | ヒットレス切替方式 | |
| JPH01119138A (ja) | データ列比較回路 | |
| JPS55153188A (en) | Memory unit | |
| SU622078A1 (ru) | Устройство дл сравнени двоичных чисел | |
| SU1621041A1 (ru) | Коммутационное устройство | |
| JPH01119137A (ja) | ヒットレス切替方式 | |
| SU1644147A1 (ru) | Мажоритарно-резервированное устройство | |
| SU1169019A1 (ru) | Устройство дл подключени блоков пам ти к источнику питани | |
| SU570896A1 (ru) | Комбинационный сумматор | |
| SU642731A1 (ru) | Модуль цифровой интегриующей структуры | |
| JPS6113978Y2 (ja) | ||
| SU1647633A2 (ru) | Устройство дл цифровой магнитной записи | |
| SU1056180A1 (ru) | Устройство дл сравнени параллельных кодов чисел | |
| JPH01135116A (ja) | 入力断検出回路 | |
| KR100259767B1 (ko) | 위상 정렬 장치 및 방법 | |
| SU731300A1 (ru) | Коммутатор дискретных сигналов | |
| JPS59153233A (ja) | マイクロコンピユ−タ | |
| JPH0317257B2 (ja) | ||
| JPS62169539A (ja) | 多点監視フレ−ム同期方式 | |
| JPS622317A (ja) | 多値比較一致検出回路 | |
| JPH02228141A (ja) | 多重同期回路 | |
| JPS62131629A (ja) | 並列信号のタイミング調整回路 | |
| JPH03164852A (ja) | 集積回路 | |
| JPS63260333A (ja) | フレ−ム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |