JPH01119963A - ディジタル信号記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオーディオＰＣＭ信号を回転ヘッド
により、磁気テープに記録するのに適用されるディジタ
ル信号記録装置に関する。

〔発明の概要〕

この発明では、複数のサンプルからなるエラー訂正符号
等の単位の周波数で記録しようとするディジタル情報信
号のサンプリング周波数が割り切れないディジタル信号
記録装置において、サンプリング周波数を単位の周波数
で除した時の商に近い整数値である２以上の数値が設定
され、記録しようとする入力サンプル数の積算値と２以
上の数値から選択されたものの積算値とが比較され、比
較出力により単位に含まれるサンプル数が決定されるこ
とにより、オーディオＰＣＭ信号等のディジタル情報信
号がエラー訂正符号等の単位に平均的に含まれ、映像と
音声の同期がずれることを防止することができる。

〔従来の技術〕

マトリックス状の２次元配列の情報シンボルに対して、
その縦方向及び横方向の夫々にエラー検出及びエラー訂
正符号例えばリード・ソロモン符号の符号化を行うエラ
ー訂正符号化装置が知られている。この符号を垂直方向
の列毎に伝送し、受信側では、第１のエラー検出及びエ
ラー訂正符号により、エラー訂正すると共に、エラーの
有無を示すポインタを形成し、次にこのポインタを参照
して第２のエラー検出及びエラー訂正符号により、エラ
ーを訂正するようになされる。

上述のエラー訂正符号化がされたデータを列毎に伝送す
る場合に、同期信号とブロックアドレス等のサブデータ
とが付加されて１ブロツクのデータが構成される０例え
ば特開昭５９−２０２７５０号公報には、列毎のデータ
及び第１のエラー訂正符号のパリティデータに対して、
同期信号とＣＲＣコードで独立にエラー検出可能とされ
たアドレスとを付加して１ブロツクを形成することが示
されている。上記の文献では、第１５図Ａに示すように
、アドレスに対しては、ＣＲＣでエラー検出可能とされ
ると共に、データ部（ＰＣＭオーディオ信号）に対して
、第１のエラー訂正符号（ＣＩ符号と称する）及び第２
のエラー訂正符号（Ｃ２符号と称する）の符号化を行っ
ている。

この第１５図Ａの符号化の場合には、アドレスに対して
Ｃ１符号がかかってないために、エラーに対する保護が
不十分である。

この問題を解決するために、例えば特開昭６１−５４７
７号公報に記載され、第１５図Ｂに示されているように
、アドレスに対しても、Ｃ１符号の符号化を行うエラー
訂正符号化が考えられている。

第１５図Ｂに示すエラー訂正符号化は、ヘッダがアドレ
スのみからなる場合には、有用である。

しかし、アドレス以外に、ＰＣＭオーディオ信号（メイ
ンデータ）がヘッダに含まれる場合には、メインデータ
に対して、Ｃ１符号のみの符号化しかされず、エラーに
対する保護が不十分な問題がある。アドレスを含めて、
ヘッダ全体にＣ２符号の符号化を行うことは、Ｃ２パリ
ティにより、アドレスが記録されるデータ領域が失われ
る不都合がある。

このような問題を解決するために、ヘッダの全体をデー
タ部と共に、Ｃ１符号化すると共に、アドレスを除きヘ
ッダに含まれるメインデータに対してＣ２符号の符号化
を行うことにより、ヘッダのデータに対する保護を強力
とでき、従って、ヘッダにメインデータを記録すること
を可能とできるエラー訂正符号化装置が本願出願人によ
り提案されている。このエラー訂正符号化装置は、ｌフ
ィール１分のビデオ信号と、１フイ一ルド分のオーディ
オＰＣＭ信号あって、時間軸圧縮されたオーディオＰＣ
Ｍ信号とを１回の走査で磁気テープに記録する所謂８ミ
リＶＴＲに使用して好適である。

既に実用化されている８ミリＶＴＲは、オーディオＰＣ
Ｍ信号のサンプリング周波数を２ｆｈ（ｒｈ　　：水子
周波数）に選定していた。従って、フレーム周波数で回
転する回転ヘッドとサンブリング系とが同期しており、
画像と音声の同期ずれの問題が生じなかった。しかしな
がら、従来の８ミリＶＴＲのサンプリング周波数は、亮
品質のオーディオ信号を記録再生する点では、低すぎる
問題があり、また、他のディジタルオーディオ機器で採
用されているサンプリング周波数（４４，１ｋＨｚ。

４８ｋＨｚ、３２　ｋＨｚ等）との整合性が無い問題が
あった。従って、８ミリＶ　Ｔ　Ｒにおけるオーディオ
ＰＣＭ信号のサンプリング周波数としては、これらの周
波数（４４，１ｋＨｚ　、４８　ｋＨｚ　、３２　ｋＨ
ｚ等）を使用することが好ましい。

〔発明が解決しようとする問題点〕

ところが、上記の周波数は、例えばＮＴＳＣ方式のフィ
ールド周波数（５９，９４Ｈｚ）と整数比の関係にない
ために、１フイ一ルド期間に含まれるサンプルデータは
、整数個とならない。従って、８ミリＶＴＲのように、
ビデオ信号とオーディオＰＣＭ信号とを同一トラックに
記録する時には、映像と音声との同期ズレの問題が生じ
る。

従って、この発明の目的は、サンプリング周波数が符号
化の単位の周波数例えばフィールド周波数で割り切れな
い場合においても、同期ズレを防止することができるデ
ィジタル信号記録装置を提供することにある。

〔問題点を解決するための手段〕

゛　この発明では、複数のサンプルからなるエラー訂正
符号等の単位の周波数で記録しようとするディジタル情
報信号のサンプリング周波数が割り切れないディジタル
信号記録装置において、サンプリング周波数を単位の周
波数で除した時の商に近い整数値である２以上の数値が
設定され、記録しようとする入力サンプル数の積算値と
２以上の数値から選択されたものの積算値とが比較され
、比較出力により単位に含まれるサンプル数が決定され
る。

また、回転ヘッド型のディジタル信号記録装置では、記
録しようとするディジタル情報信号のサンプリング周波
数を回転周波数又は回転周波数の整数倍の周波数で除し
た値のサンプル数を回転ヘッドにより記録媒体に記録す
るようにしたディジタル信号記録装置において、 除算の商に近い複数の整数の値のデータを発生する回路
と、複数のデータを選択的に第１の積算回路に供給する
スイッチ手段と、記録しようとするサンプルデータの個
数を積算する第２の積算回路と、第１の積算回路の積算
出力と第２の積算回路の積算出力とを比較する比較回路
とが備えられており、比較回路の出力によりスイッチ手
段及び１トラックとして記録されるサンプル数が制御さ
れる。

〔作用〕

ブロックアドレス、ＩＤ信号及びデータからなるヘッダ
とメインデータのみからなるデータブロックとにより１
ブロツクが形成される。ブロックが複数個並べられたシ
ンボルの２次元的配列を単位としてオーディオＰＣＭ信
号が記録される。この２次元配列には、オーディオＰＣ
Ｍ信号の１フイ一ルド分のデータが含まれる。この１フ
イ一ルド分のエラー訂正符号化されたデータは、時間軸
圧縮されて磁気テープに記録される。

ＮＴＳＣ方式の場合には、フィールド周波数が５９．９
４　Ｈｚであり、サンプリング周波数が４８ｋＨｚの場
合には、サンプリング周波数がフィールド周波数で割り
切れない、つまり、（４８０００÷５９．９４　′：１
８００．８　）となる、この商に近い２以上の整数であ
る数値例えば８００及び８０１が設定される。記録しよ
うとするオーディオＰＣＭ信号のサンプル（ワード）数
を計数し、その積算値と上述の数値の選択されたものの
積算値とがフィールド周期で比較される。サンプル数の
積算値が設定数値の積算値より大きい時には、８０１が
選択され、逆に、サンプル数の積算値が設定数値の積算
値より小さい時には、８００が選択される。この選択さ
れたサンプル数が１フイ一ルド分のデータとして記録さ
れる。

従って、１フイ一ルド分のサンプル数が整数であっても
、平均的には、上述の商に近いサンプル数が記録される
ことになり、映像と音声の同期ズレが生じることを防止
することができる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の順序に従ってなされる。

ａ、ブロック構成及びフレーム構成 り、データインターリーブの一例 Ｃ，ヘッダの構成例 ｄ、記録再生回路 ｅ、ワード数制御回路 ｆ、変形例 ａ、ブロック構成及びフレーム構成 第１図は、磁気テープに記録されるデータの１ブロツク
の構成を示す。１ブロツクは、４９シンボルからなり、
先頭に１シンボルのブロック同期信号が位置し、次に、
４シンボルのヘッダが位置し、その次に４４シンボルの
データ部が位置する。

ヘッダは、後述のように、ＩＤ信号、データ又はＣ２パ
リティとブロックアドレスＡＤＨとこれらに対する単純
パリティ、ＣＲＣ等のエラー検出コードＥＤＣとからな
る。データ部は、データ（オーディオＰＣＭ信号）又は
Ｃ２パリティか、データ又はＣ２パリティ及びＣＩパリ
ティとからなる。

第２図に示すように、上述のブロックが１００列並べら
れることにより、１フレームが構成される。このマトリ
ックス状のフレーム構成のブロック同期信号を除く縦方
向の４８シンボルに（Ｏ〜４７）のブロック内アドレス
が付され、横方向の１００ブロツクに対してブロックア
ドレス（０〜９９）が付される。

ブロックアドレスの（２０〜９９）及びブロック内アド
レスの（４〜４７）の（４４シンボル×８０ブロツク）
には、オーディオＰＣＭ信号及びＣ１パリティが含まれ
る。後述のように、１回の回転ヘッドの走査により、ビ
デオ信号及び時間軸圧縮されたオーディオＰＣＭ信号を
磁気テープに記録するので、オーディオＰＣＭ信号の情
報量は、■フィールド期間に含まれるものである。Ｎ　
Ｔ　ＳＣ方式の１フイ一ルド分のＰＣＭオーディオ信号
は、サンプリング周波数が４８ｋＨｚの場合、となる。

この式から明らかなように、サンプリング周波数がフィ
ールド周波数で割り切れない。

この問題を解決するために、第２図に示すフレーム構成
で、記録されるワード数が８００ワードと８０１ワード
との両者の場合を混在させている。但し、以下の符号構
成の説明では、ワード数を８０１ワードとしている。

１６ビツトのリニア量子化を行う場合には、各ワードが
上位の８ビツトと下位の８ビツトとに分割され、１シン
ボルが８ビツトとされる。また、１ワードが１２ビツト
の場合には、１シンボルが６ビツトとされる。サンプリ
ング周波数は、４８ｋＨ２以外に４４．１ｋＨｚ或いは
３２ｋＨｚとしても良い。

左チャンネル及び右チャンネルの２チヤンネルのオーデ
ィオＰＣＭ信号（ＬＯ〜Ｌ８００．ＲＯ〜Ｒ８００）の
先頭のワードＬＯ及びＲＯの上位側のシンボルＬＯｕ及
びＲＯｕがブロック内アドレスの１で、ブロックアドレ
スの９７及び９９に配置されている。また、下位側のシ
ンボルＬＯｆｆｉ及びＲＯｌがブロック内アドレスの３
で、ブロックアドレスの９７及び９９に配置されている
。残りの８００ワードの内、奇数番目のワードの８００
シンボルがブロックアドレスの（２０〜５９）に配され
、偶数番目のワードの８００シンボルがブロックアドレ
スの（６０〜９９）に配される。

ブロックアドレスの（０〜１９）及びブロック内アドレ
スの（４〜４７）の（２０ブロツク×４４シンボル）に
は、第２のエラー訂正符号（Ｃ２符号）のパリティ（Ｃ
２パリティ）が含まれる。

Ｃ２符号は、横方向に整列するシンボルの４ブロツク毎
の２０シンボルに対して形成される（２５゜２０）リー
ド・ソロモン符号である。このＣ２符号の系列は、１行
に関して、４系列生成されるので、１行には、（４Ｘ５
−２０シンボル）の０２パリテイが含まれる。従って、
ブロックアドレスの（２０〜９９）及びブロック内アド
レスの（４〜４７）の（４４シンボル×８０ブロツク）
の全てのシンボルに対しては、Ｃ１符号及びＣ２符号の
符号化がされている。

ブロック内アドレスの０及びブロックアドレスの（０〜
９９）には、ヘッダに対するエラー検出コードＥＤＣが
含まれる。このエラー検出コードＥＤＣに対しては、Ｃ
２符号の符号化がされない。

ブロック内アドレスの１及びブロックアドレスの（２０
〜９９）には、１０信号ＩＤｕ又はデータＬＯｕ、ＲＯ
ｕが含まれ、このデータから形成されたＣ２パリティ（
５Ｘ２＝１０シンボル）がブロック内アドレスの１及び
ブロックアドレスの（１，３，５，７・・・・１７．１
９）に含まれる。ブロック内アドレスの１及びブロック
アドレスの（０，２，４，６・・・・１６．１８）には
、■Ｄ信号ＩＤｆが含まれる。

ブロック内アドレスの２及びブロックアドレスの（０〜
９９）には、ブロックアドレスＡＤＨが含まれる。ブロ
ックアドレスＡＤＲに対しては、Ｃ２符号の符号化がさ
れない。

ブロック内アドレスの３及びブロックアドレスの（２０
〜９９）には、ＩＤ信号ＩＤｆ又はデータＬＯｆｆｉ、
　　ＲＯｌ、が含まれ、このデータから形成されたＣ２
パリティ（５Ｘ２＝１０シンボル）がブロック内アドレ
スの３及びブロックアドレスの（１，３，５，７・・・
・１７．１９）に含まれる。ブロック内アドレスの３及
びブロックアドレスの（０，２，４，６・・・・１６．
１８）には、ＩＤ信号ＩＩＩが含まれる。

ＣＩ符号の符号化は、全てのブロック（１００ブロツク
）に対してなされる。Ｃ１符号は、（４８，４４）のリ
ード・ソロモン符号である。このＣＩ符号の系列は、隣
接する二つのブロックに跨がるようにされる。即ち、隣
接する二つのブロックのシンボルの系列の偶数番目のシ
ンボルにより、一つのＣ１系列が形成されると共に、奇
数番目のシンボルにより、他の一つのＣ１系列が形成さ
れる。このように二つのブロックに跨がってＣＩ系列を
形成するのは、記録時に連続する二つのシンボルの境界
で発生したエラーにより、一つのＣ１系列内の２個のシ
ンボルがエラーとなることを防止するためである。隣接
する二つのブロックのＣＩパリティ（８シンボル）は、
奇数番目のブロックアドレスのブロック内アドレス（４
０〜４７）に配される。

記録時には、データと１０信号とからＣ２パリティが形
成され、次に、これらのデータから０１パリテイが形成
される。再生時には、Ｃ１符号により、エラー検出及び
又はエラー訂正がされ、エラー訂正できないシンボルに
対してポインタがセットされ、このポインタを参照して
Ｃ２符号のエラー検出及びエラー訂正がなされる。また
、再生時には、エラー検出コードＥＤＣにより、ヘッダ
に関してのエラー検出がなされる。

Ｃ２符号の生成に関して、第３図を参照して、再度説明
する。第３図に示すように、ブロック内アドレス（０，
１，・・・４７）をｌとして表し、ブロックアドレス（
０，１，・・・９９）をｋとして表す。（β＝０）及び
（Ｉｌ、＝２）では、Ｃ２符号の符号化がされない、　
　（ｆｆｉ＝１）では、データＬＯｕ及びＲＯｕが含ま
れるＣ２系列のみが形成される。（ｆｆｉ＝３）では、
データＬＯｆ及びＲＯｌが含まれるＣ２系列のみが形成
される。（！−４〜４７）では、全てのデータに対して
、Ｃ２系列が形成される。

ｂ、データインターリーブの一例 第４図及び第５図は、ＮＴＳＣ方式の１フイ一ルド分の
８０１ワード（−１６０２シンボル）のデータのインタ
ーリーブを示す、第４図Ａは、ブロックアドレスの（０
〜５９）のデータ構成を示し、第４図Ｂは、ブロックア
ドレスの（６０〜９９）を示し、第５図は、ブロックア
ドレスの２０及び２１を詳細に示す。

前述のように、ブロックアドレスの９７及び９９で、ブ
ロック内アドレスの１及び３には、２ワードの４個のシ
ンボル（ＬＯｕ、ＬＯＩ、ＲＯｕ。

ＲＯｆｆｉ）が位置され、ブロックアドレスの（２０〜
５９）には、奇数番目のワード（Ｌｌ〜Ｌ７９９゜Ｒ１
〜Ｒ７９９）が配され、ブロックアドレスの（６０〜９
９）には、偶数番目のワード（Ｌ２〜Ｌ８００、Ｒ２〜
Ｒ８００）が配されている。奇数番目のワードと偶数番
目のワードの記録位置を離すことにより、連続するワー
ドがエラーワードとなることが防止されている。

奇数番目のワードのシンボルのインターリーブを例に説
明すると、第４図Ａ及び第５図に示すように、ブロック
内アドレスの４及び６からデータを順次配列する。この
場合、上位側のシンボル（Ｌｌｕ、Ｒｌｕ、Ｌ３ｕ、Ｒ
３ｕ・・・Ｒ１９Ｕ）をブロック内アドレスの４の偶数
番目のブロックアドレス（２０，２２，２４，２６・・
・５８）に順次配し、下位側のシンボル（Ｌｌｊｌ！、
ＲＩｎ、Ｌ３ｆ、Ｒ３ｆ・・・Ｒ１９２）をブロック内
アドレス６の偶数番目のブロックアドレス（２０，２２
，２４，２６・・・５８）に順次配する。次の奇数番目
のシンボルは、ブロック内アドレスの５及び７に上述と
同様に配される。このようにデータの配列が繰り返され
ると、ブロックアドレスの５９のブロック内アドレス３
７及び３９にＲ７９９ｕ及びＲ７９９２が位置すること
になる。

また、第５図においてＰ００〜Ｐ１３は、ブロックアド
レスの２０及び２１の二つのブロックに関するＣｌパリ
ティを示す。即ち、ブロックアドレス２０及び２１の二
つのブロックにおいて、偶数番目のブロック内アドレス
に位置する４８シンボルから（４８，４４）のリード・
ソロモン符号（Ｃ１符号）のパリティＰＯＯ，ＰＯｌ、
　　ＰＯ２，ＰＯ３が形成され、奇数番目のブーロック
内アドレスに位置する４日シンボルから（４８，４４）
のリード・ソロモン符号（Ｃ１’符号）のパリティＰＬ
Ｏ，ｐＨ。

ＰＩ３．　　Ｒ１３が形成される。

奇数番目のワードと同様に、第４図Ｂに示すように、偶
数番目のワードが配列される。ブロックアドレスの９９
のブロック内アドレス３７及び３９には、Ｒチャンネル
の最後のワードのシンボルＲ８００ｕ及びＲ８００ｆｆ
ｉが配置される。第４図及び第５図に示すインターリー
ブに依れば、各チャンネルの偶数番目のワード系列及び
奇数番目のワード系列の各々で隣合うワードの記録位置
が４ブロツク離されると共に、１ワードの上位側シンボ
ル及び下位側シンボルが連続して記録されることが防止
され、バーストエラーの影響が軽減化されている。

Ｃ，ヘッダの構成例 第６図Ａは、■ブロックのヘッダの部分を示す。

ヘッダは、２シンボルのＩＤ信号ＩＤｕ及びＩＤ２と１
シンボルのブロックアドレスＡＤＨとこれらの３シンボ
ルのエラー検出コード（ＥＤＣ）のパリティ例えば単純
パリティとからなる。このエラー検出コードは、ブロッ
ク同期信号の検出にも用いられる。第６図Ｂは、１シン
ボルが６ビツトの場合の３シンボルＩＤｕ、ＩＤｊ！、
ＡＤＲの夫々の情報を示している。また、第６図Ｃは、
１シンボルが８ビツトの場合の３シンボルＩＤｕ、ＩＤ
ｌ１．ＡＤＲの夫々の情報を示している。

ブロックアドレスＡＤＲの最下位ビットが“Ｏ″即ち、
偶数番目のブロックでは、ＡＤＲの６ビツトとＩＤｆｆ
１の下位の２ビツトの計８ビットにより、ブロックアド
レスが示される。ＩＤｆの上位の４ビツトがフレームア
ドレスとされる。フレームアドレスは、複数のトラック
を跨がって回転ヘッドが走査する高速再生時のフレーム
の識別に使用される。ＩＤｕの下位の３ビツトがトラッ
クアドレスとされる。トラックアドレスは、１トラック
が６チヤンネルに分割される時のチャンネルの識別に使
用される。ＩＤｕの上位の３ビツトがＩＤ信号とされる
。このＩＤ信号は、頭出しの信号、タイムコード等に使
用できる。

ブロックアドレスＡＤＲの最下位ビットが″ビ即ち、奇
数番目のブロックアドレスでは、ＡＤＨの６ビツトがブ
ロックアドレスとして使用される。

６ビツトでは、ブロックアドレスを表現するのにビット
数が不足するが、前後のブロックのブロックアドレスを
用いた内挿によって、正しいブロックアドレスを復元す
ることができる。ＩＤｕは、ＩＤ信号又はデータの上位
側のシンボル（この実施例では、ＬＯｕ及びＲＯｕ）と
して使用される。

ＩＤｆｆ１は、１０信号又はデータの下位側のシンボル
（この実施例では、ＬＯｆ及びＲＯｆ）として使用され
る。１０信号は、頭出し信号、タイムコ−ド等である。

上述の１０信号として、符号のフレーム構成に含まれる
ワード数を識別するためのＩＤコードが挿入される。こ
の実施例では、フレーム構成に８００ワード又は８０１
ワードが含まれるので、両者を区別するためのＩＤコー
ドが使用される。

１シンボルが８ビツトの場合のヘッダの構成が第６図Ｃ
に示されている。ブロックアドレスの最下位ビットが０
１のブロックでは、８ビツトのＡＤＲがブロックアドレ
スとされ、ＩＤｌ１がトラックアドレス（３ビツト）及
びフレームアドレス（５ビツト）とされ、ＩＤｕがＩＤ
信号に割り当てられる。ブロックアドレスの最下位ビッ
トが“ｌ”のブロックでは、８ビツトのＡＤＨがブロッ
クアドレスとして使用され、ＩＤｕ及びＩＤｆの夫々が
ＩＤ信号又はデータに割り当てられる。

ｌシンボルが６ビツト及び８ビツトの何れの場合でも、
ブロックアドレスの最下位ビットが“０″のブロックに
は、データが含まれず、従って、上述のように、ヘッダ
の中のブロックアドレスの最下位ビットが“０”のブロ
ックのシンボルは、Ｃ２符号化がされないので、Ｃ２パ
リティにより、ブロックアドレス、フレームアドレス及
びトラックアドレスが失われることが防止される。

この発明は、ＮＴＳＣ方式のビデオ信号と付随するオー
ディオ信号に限らず、ＣＣＩＲ方式のビデオ信号と付随
するオ−ディオ信号を記録する場合に対しても、適用す
ることができる。ＣＣＩＲ方式では、フィールド周波数
が５０七であるため、サンプリング周波数が４８ｋＥｌ
ｚの場合の１フイ一ルド分のデータは、９６０ワード（
ＬＯ〜Ｌ９５９．ＲＯ−Ｒ９５９）となる。

第７図は、ＣＣＩＲ方式にこの発明を通用した場合のフ
レーム構成を示す、縦方向にブロック同期信号を除いて
、４８シンボルが配され、横方向に１１６ブロツクが配
される。ヘッダの一部に先頭のワードＬＯ及びＲＯのシ
ンボルが含まれる。

このデータには、Ｃ２符号の符号化がされる。偶数番目
のワード及び奇数番目のワードのインターリーブ、Ｃ１
符号の符号化、Ｃ２符号の符号化は、ＮＴＳＣ方式の場
合と同様である。

ｄ、記録再生回路 第８図は、この発明を適用することができる回転ヘッド
型ＶＴＲの記録／再生回路の一例を示す。

この”ｌ／ＴＲは、ビデオ信号及びＰＣＭオーディオ信
号を１回の走査で磁気テープに記録するものである。

第８図において、２５Ａ及び２５Ｂは、一対の回転ヘッ
ドを示し、回転ヘッド２５Ａ及び２５Ｂは、互いに１８
０°の角間隔を存し、回転軸３２を通じてモータ３３に
よりフレーム周波数ｆＦ（ＮＴＳＣ方式の場合で、２９
．９７Ｍ七）で回転されると共に、その回転周面に対し
て磁気テープ３１が１８０°以上の角範囲にわたって斜
めに一定速度で走行される。この場合、回転へラド２５
Ａ及び２５Ｂの回転位相は、記録時には、記録されるビ
デオ信号に同期するように、制御され、再生時には、ト
ラックを正しく走査するようにサーボ制御される。

従って、第９図Ａに示すように、一つおきのフィールド
期間Ｔａには、回転ヘッド２５Ａがトラックのビデオ区
間を走査すると共に、期間Ｔａの前の約（１１５）フィ
ールド期間にビデオ区間の前のＰＣＭ区間を走査する。

また、他の一つおきのフィールド期間Ｔｂでは、回転ヘ
ッド２５Ｂがトラックのビデオ区間を走査すると共に、
期間ＴｂＯ前の約（１１５）フィールド期間にビデオ区
間の前のＰＣＭ区間を走査する。

ビデオ信号の記録時には、カラービデオ信号ＳＣ及びモ
ノラルオーディオ信号Ｓｍがビデオ記録処理回路２１に
供給されて、ＦＭ輝度信号と低域変換された搬送色信号
とＦＭオーディオ信号とパイロット信号との周波数多重
化信号Ｓｆが第９図已に示すように、連続して取り出さ
れ、この信号Ｓｆがスイッチ回路２２に供給される。

回転軸３２にパルス発生手段３４が設けられ、回転へラ
ド２５Ａ、２５Ｂの回転位相を示すフレーム周期のパル
スＰｇが取り出され、このパルスＰｇが整形アンプ３５
を介して信号形成回路３６に供給される。この信号形成
回路３６から第９図Ｃに示すように、期間Ｔａ、Ｔｂ毎
に反転するパルス信号ＳＷが形成される。このパルス信
号ＳＷがスイ・ンチ回路２２に制御信号として供給され
、スイッチ回路２２は、期間ＴａとＴｂとで図示の状態
と図示と逆の状態とに切り替えられる。従って、スイッ
チ回路２２からは、第９図りに示すように、信号Ｓｆが
期間Ｔａ、Ｔｂ毎に交互に取り出される。

周波数多重化信号Ｓｆが記録アンプ２３Ａ、２３Ｂを通
じ、更に、スイッチ回路２４Ａ、２４Ｂの記録側端子Ｒ
を通じて回転ヘッド２５Ａ、２５Ｂに供給される。従っ
て、磁気テープ３１には、期間Ｔａ、Ｔｂ毎に信号Ｓｆ
がビデオ区間として順次記録される。

更に、ステレオオーディオ信号り、ＲがＰＣＭ記録処理
回路２９に供給される。信号ＳＷがパルス形成回路３７
に供給されて、第９図上に示すように、信号ＳＷの変化
点を基準にして回転ヘッド２５Ａ及び２５Ｂが各々ＰＣ
Ｍ区間を走査している期間に“１″となるパルスＰｓが
形成される。このパルスＰｓがＰＣＭ記録処理回路２９
に供給されて、第９図Ｆに示すように、１フイ一ルド期
間分の信号り、Ｒが（Ｐｓ−“１”）の期間に時間軸圧
縮されると共にＰＣＭ信号化される。更に、ディジタル
変調されて、ＰＣＭ信号Ｓｓとして取り出される。

この信号Ｓｓがフィールド期間Ｔａには、［スィッチ回
路２２→アンプ２３Ｂ→スイツチ回路２４Ｂの端子Ｒ］
の信号路を介して回転ヘッド２５Ｂに供給される。期間
Ｔｂでは、（スィッチ回路２２→アンプ２３Ａ→スイツ
チ回路２４Ａの端子Ｒ）の信号路を介して回転ヘッド２
５Ａに供給される。従って、トラックには、ビデオ区間
に信号Ｓｆが記録されるのに先行してＰＣＭ区間に信号
Ｓｓが記録される。

一方、再生時には、回転ヘッド２５Ａ及び２５Ｂにより
、磁気テープ３１のトラックから信号ＳＳ及びＳｆが交
互に再生される。この再生された信号Ｓｓ及びＳｆがス
イッチ回路２４Ａ、２４Ｂの再生側端子Ｐを通じ、更に
、再生アンプ２６Ａ。

２６Ｂを通じてスイッチ回路２７に供給される。

信号ＳＷがスイッチ回路２７に制御信号として供給され
、スイッチ回路２７からは、信号Ｓｆが連続して取り出
されると共に、信号Ｓｓが各フィールド期間毎に取り出
される。

スイッチ回路２７からの信号Ｓｆがビデオ再生処理回路
２８に供給され、元のカラービデオ信号Ｓｃ及びモノラ
ルオーディオ信号Ｓｍがビデオ再生処理回路２８から取
り出される。スイッチ回路２７からの信号ＳｓがＰＣＭ
再生処理回路３０に供給されると共に、パルスＰｓがウ
ィンドウ信号としてＰＣＭ再生処理回路３０に供給され
、信号Ｓｓから元のステレオオーディオ信号り、Ｒが取
り出される。

上述のＰＣＭ記録処理回路２９の一例について、第１０
図を参照して説明する。第１０図において、ｌで示す入
力端子にアナログオーディオ信号が供給される。このア
ナログオーディオ信号がＡ／Ｄ変換器２によってＰＣＭ
信号に変換される。Ａ／Ｄ変換器２の出力データが加算
器３に供給される。

加算器３には、アドレス、ＩＤ発注回路４からのアドレ
ス信号及びＩＤ信号が供給され、これらのアドレス信号
及びＩＤ信号がＰＣＭオーディオ信号に付加される。

加算器３の出力信号がＲＡＭ５及びＲＡＭ６のデータ入
力とされる。ＲＡＭ５及びＲＡＭ６の夫々は、符号構成
の１フレームのシンボルを記憶できる容量を有している
。ＲＡＭ５及びＲＡＭ６と関連してアドレス発生回路７
とタイミング発生回路８とが設けられており、シンボル
単位でＲＡＭ５及びＲＡＭ６のデータの書き込み及び読
み出しを行うように制御される。二つのＲＡＭ５及びＲ
ＡＭ６を設けているのは、一方のＲＡＭにデータを書き
込んでいる期間に他方のＲＡＭからデータを読み出して
エラー訂正符号のエンコードを行うためである。また、
ＲＡＭ５及びＲＡＭ６により、時間軸圧縮処理がなされ
る。

ＲＡＭ５及びＲＡＭ６の一方から読み出されたオーディ
オＰＣＭ信号がＣ１符号及びＣ２符号のエンコーダ１０
に供給され、Ｃ１符号及びＣ２符号のパリティが形成さ
れ、このパリティがＲＡＭ５及びＲＡＭ６の一方に書き
込まれる。また、パリティ発生回路９が設けられており
、ヘッダに含まれる３シンボルに対するエラー検出コー
ドのパリティが形成される。エラー訂正符号化の処理が
終了すると、パリティシンボル、ブロックアドレス、Ｉ
Ｄ信号、データからなるディジタル信号がブロック毎に
ＲＡＭ５又はＲＡＭ６から読み出されて、並列→直列変
換器１１に供給され、シリアルデータに変換される。

並列→直列変換器１１の出力データがチャンネルエンコ
ーダ１２に供給され、ブロックコーディング等のチャン
ネルエンコーディングの処理を受ける。更に、加算回路
１３において、同期発生器１４からのブロック同期信号
が付加され、記録アンプ１５を介して、出力端子に記録
ＰＣＭ信号として取り出される。

ｅ、ワード数制御回路 ＰＣＭ記録処理回路２９には、第１１図に示すように、
符号構成の１フレームに含まれるワード数を８００ワー
ドと８０１　ワードとに制御するためのワード数制御回
路４１がアドレス発生回路４及びタイミング発生回路８
と関連して設けられている。

符号構成の１フレームに含まれるワード数が８００ワー
ドの時には、例えばＬ　８００及びＲ８００のワードが
記録されずに、これらのワードに代えてダミーデータと
してのゼロデータが記録される。

ワード数制御回路４１には、クロック発生回路４２から
のクロック信号とワード数判定回路４４からの判定信号
ＳＪとが供給される。また、クロック発生回路４２で形
成されたサンプリングクロック（周波数ｆｓ）がワード
数判定回路４４に供給される。ワード数判定回路４４の
判定出力がワード数制御回路４１に供給される。ワード
数制御回路４１は、符号構成の１フレームに含まれるワ
ード数が８００ワードか８０１ワードかを指定する判定
出力に基づいてアドレス発生回路４及びタイミング発生
回路８を制御する。更に、クロック発生回路４２には、
端子４３からＮＴＳＣ方式のフレーム周波数ｆＦの信号
が供給される。

クロック発生回路４２からのサンプリングクロックは、
Ａ／Ｄ変換器２に供給され、アナログオーディオ信号を
ディジタル化するのに使用される。

また、オーディオＰＣＭ信号が外部がら供給される時に
は、この外部オーディオＰＣＭ信号がサンプルホールド
回路に供給され、クロック発生回路４２からのサンプリ
ングクロックによりサンプリングされる。従って、アナ
ログオーディオ信号及びオーディオＰＣＭ信号の何れの
信号も、内部のサンプリングクロックに同期している。

第１２図は、クロック発生回路４２の一例の構成を示す
。クロック発生回路４２は、周波数ｆ。

の基本クロックを発生するためのＰＬＬとサンプリング
周波数ｆｓを発生するためのＰＬＬとから構成されてい
る。

サンプリング周波数ｆｓ　　（４８ｋＨｚ　、４４．１
　ｋＨｚ　、３２　ｋＨｚ　）とＮＴＳＣ方式の水平周
波数ｆｈ　　（１５，７３４２６５ｋＨｚ　）との関係
は、下式で表される。

ｆｓ　＝　ｆｈ１５　Ｘ３２ＸＩ４３　Ｘ１６０　ＸＩ
／１２５　ｘｉ／３８４＝４８，０００ ｆ　ｓ　　＝　ｆ　ｈ１５　　Ｘ３２Ｘ１４３　　Ｘ１
４７　　Ｘｉ／１２５　　ＸＩ／３８４−４４，１００ ｆｓ　　＝　ｆ　ｈ１５　　Ｘ３２Ｘ１４３　　Ｘ１６
０　　Ｘ２／３　　Ｘｉ／１２５Ｘｉ／３８４　−３２
．０００ サンプリング周波数ｆｓが４８ｋ　）ｌ　ｚの場合では
、上式は、下記の通り変形される。

５２５　ｆＦ　１５Ｘ３２Ｘ１４３　Ｘｉ／１２５　Ｘ
ｉ／３８４ｘ４８０／３　ｘ５１２　＝５１２　ｆ　ｓ
＝　ｆ　Ｆ　Ｘ　（５２５Ｘ３２Ｘ１４３）１５ｘ（４
８０ｘ５１２）／（１２５ｘ３　ｘ３８４）＝　ｆＦ　
Ｘ４８０４８０Ｘ１／１１２５Ｘ４　Ｘ４８０また、Ｃ
ＣＩＲ方式（ｆ　ｈ　＝１５．６２５ｋｌｌｚ　）の場
合では、 ｆ　ｓ　−ｆ　ｈ１５　Ｘ３２Ｘ１４４　Ｘ１６０　Ｘ
Ｉ／１２５　ｘｉ／３８４＝４８．０ＯＯ ｆ　ｓ　＝　ｆ　ｈ１５　Ｘ３２Ｘ１４４　Ｘ１４７　
ＸＩ／１２５　ＸＩ／３８４＝４４．１００ ｆ　ｓ　＝　ｆｈ１５　Ｘ３２Ｘ１４４　Ｘ１６０　Ｘ
２／３　ＸＩ／１２５ＸＩ／３８４−３２．０００ となる。

第１２図において、４５で示す位相比較回路には、フレ
ーム周波数ｆＦの信号と分周回路４７の出力信号とが供
給され、位相比較回路４５の出力信号がＶＣＯ４６に供
給される。分周回路４７の分周比Ｎ１は、ＮＴＳＣ方式
の場合で（Ｎ１＝４８０４８０）とされ、ＣＣＩＲ方式
の場合で（Ｎ１＝５５７０５６）とされる。従って、Ｖ
ＣＯ４６の出力に発生する基本クロックの周波数ｆＯは
、 ［０−１４，４Ｍ七（ＮＴＳＣ方式） ｒ　Ｏ＝１３．９２６ＭＨｚ　（ＣＣＩ　Ｒ方式）とな
る。

この基本クロックが出力端子４８に取り出されると共に
分周回路４９に供給される。分周回路４９の分周比Ｎ２
が下記の値に選定されている。

Ｎ　２−１１２５　（ＮＴＳ　Ｃ方式）Ｎ２＝１０８８
　（ＣＣＩ　Ｒ方式） 分周回路４９の出力信号が位相比較回路５０に供給され
る。この位相比較回路５０には、分周回路５３からの出
力信号が供給される６位相比較回路５０の出力信号がＶ
ＣＯ５１に制御信号とじて供給され、ＶＣＯ５１の出力
信号が分周回路５２に供給される０分周回路５２の分周
比は、Ｘとされ、分周回路５２の出力信号が分周回路５
３に供給される。

分周回路５２の出力信号が出力端子５４に取り出される
と共に、分周回路５５に供給される。分周回路５５の分
周比が（１／１２８）とされ、分周回路５５の出力信号
が出力端子５６に取り出される。

分周回路４９の出力信号は、１２．８ｋＨｚとなる。分
周回路５３の分周比Ｎ３は、（４８０：　４８ｋｌｌｚ
　、４４１　：　４４．１ｋＨｚ　、３２０　：　３２
ｋＨｚ　）に選定され、分周回路５３から、１２．８ｋ
Ｈｚの信号が発生する。出力端子５４には、１２８ｆｓ
の周波数の信号が得られ、出力端子５６には、サンプリ
ング周波数ｆｓの信号が得られる。

上述のクロック発生回路４２からのサンプリング周波数
ｒｓの出力信号が第１３図に示すワード数判定回路４４
０入力端子６１から供給される。

カクンタにより構成された６２で示す積算回路が設けら
れ、積算回路６２から積算値ＮＡの出力信号が発生し、
この積算値ＮＡが比較回路６３に供給される。

６４及び６５は、８００及び８０１の数値データを発生
するデータ発生回路を夫々示す、これらのデータ発生回
路６４及び６５の出力信号がスイッチ回路６６に供給さ
れ、スイッチ回路６６の出力信号が積算回路６７に供給
される。積算回路６７からの積算値ＮＢが比較回路６３
に供給される。比較回路６３は、積算値ＮＡ及びＮＢの
大きさを比較し、判定信号ＳＪを発生する。この判定信
号ＳＪが出力端子６８に取り出されると共に、スイッチ
回路６６に制御信号として供給される。出力端子６８に
取り出された判定信号ＳＪがワード数制御回路４１に供
給される。

第１４図を参照してワード数判定回路４４の動作につい
て説明する。第１４図Ａは、フィールド周期のタイミン
グを示す０例えば最初にデータ発生回路６４からの８０
０の数値が選択されているとすると、第１４図Ｂに示す
ように、積算回路６７の積算値ＮＢも８００となる。一
方、積算回路６２は、クロック発生回路４２で形成され
たサンプリングクロックを計数し、第１４図Ｃに示すよ
うに、順次増加する値の積算値ＮＡを発生する。

フィールド周期のタイミングで積算値ＮＡ及びＮＢが比
較回路６３により比較される。例えば（Ｎ　Ａ　−７９
９，Ｎ　Ｂ−８００）の場合には、（ＮＡ≦ＮＢ）のた
めに、第１４図りに示すように、′０”の判定信号ＳＪ
が発生する。（ＳＪ＝“Ｏ“）の場合には、スイッチ回
路６６がデータ発生回路６４からの８００のデータを選
択し、積算回路６７の出力が１６００になると共に、符
号の１フレーム内のワード数が８００ワードとされる。

次のフィールド周期のタイミングで、再び積算値ＮＡ及
びＮＢの比較がされる。この比較時に、（ＮＡ−１６０
１）になると、（Ｎ　Ｂ−１６００）であるため、（Ｎ
Ａ＞ＮＢ）となり、第１４図りに示すように、判定信号
ＳＪが１１“となる、従って、スイッチ回路６６がデー
タ発生回路６５からの８０１のデータを選択し、積算回
路６７の出力が２４０１になると共に、符号の１フレー
ム内のワード数が８０１とされる。

上述と同様の動作が繰り返され、記録されるワード数と
入力データのワード数とが平均的に一致したものとされ
る。積算回路６２及び積算回路６７の値は、有限である
ので、フィールド周期が所定回数繰り返されると、夫々
の積算値が初期値に戻る。

ｒ、変形例 この一実施例では、２種類の数値データとして、８００
及び８０１を使用しているが、これ以外に、サンプリン
グ周波数ｆｓをフィールド周波数で除算した時の商に近
い数値例えば８００及び８０２を使用しても良い、また
、２種類に限らず３種類以上の数値を選択的に使用して
も良い。

この発明では、リード・ソロモン符号以外のエラー訂正
符号を使用することができる。

〔発明の効果］ この発明では、ディジタル情報信号の符号構成の１フレ
ーム内に含まれるワード数が整数であっても、平均的に
サンプリング周波数をフィールド周波数で除算した商と
等しいワード数の記録を行うことができ、映像と音声の
同期ズレが生じることを防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック構成を示す路線
図、第２図はこの発明の一実施例のフレーム構成を示す
路線図、第３図はＣ２符号の生成の説明に用いる路線図
、第４図及び第５図はデータのインターリーブの一例の
説明に用いる路線図、第６図はヘッダの構成の説明に用
いる路線図、第７図はフレーム構成の他の例の路線図、
第８図及び第９図はこの発明を通用することができる回
転ヘッド型ＶＴＲの記録再生回路の一例のブロック図及
びタイミングチャート、第１Ｏ図はＰＣＭ記録処理回路
の一例のブロック図、第１１図はワード数制御回路のブ
ロック図、第１２図はりＰツク発生回路のブロック図、
第１３図及び第１４図はワード数判定回路のブロック図
及びその動作説明に使用するタイミングチャート、第１
５図は従来のエラー訂正符号の説明に用いる路線図であ
る。 図面における主要な符号の説明 １：アナログオーディオ信号の入力端子、４ニアドレス
、ＩＤ発生回路、 ５．６：ＲＡＭ、１０：Ｃ１，Ｃ２エンコーダ、２５Ａ
、２５Ｂ？回転ヘッド、 ２９：ＰＣＭ記録処理回路、 ３０：ＰＣＭ再生処理回路、 ４１；ワード数制御回路、 ４２：クロック発生回路、 ４４：ワード数判定回路。 代理人　弁理士　杉　浦　正　知 フレーム４への一イクｊの一昔Ｖ 第５図

Claims (4)

【特許請求の範囲】
1. （１）複数のサンプルからなるエラー訂正符号等の単位
   の周波数で記録しようとするディジタル情報信号のサン
   プリング周波数が割り切れないディジタル信号記録装置
   において、 上記サンプリング周波数を上記単位の周波数で除した時
   の商に近い整数値である２以上の数値が設定され、記録
   しようとする入力サンプル数の積算値と上記２以上の数
   値から選択されたものの積算値とが比較され、比較出力
   により上記単位に含まれるサンプル数が決定されるよう
   にしたことを特徴とするディジタル信号記録装置。
2. （２）記録しようとするディジタル情報信号のサンプリ
   ング周波数を回転周波数又は上記回転周波数の整数倍の
   周波数で除した値のサンプル数を回転ヘッドにより記録
   媒体に記録するようにしたディジタル信号記録装置にお
   いて、 上記除算の商に近い複数の整数の値のデータを発生する
   回路と、 上記複数のデータを選択的に第１の積算回路に供給する
   スイッチ手段と、 記録しようとするサンプルデータの個数を積算する第２
   の積算回路と、 上記第１の積算回路の積算出力と上記第２の積算回路の
   積算出力とを比較する比較回路とを備え、上記比較回路
   の出力により上記スイッチ手段及び１トラックとして記
   録されるサンプル数を制御するようにしたことを特徴と
   するディジタル信号記録装置。
3. （３）上記サンプリング周波数を除する周波数がカラー
   テレビジョン方式のフレーム周波数の整数倍の周波数で
   あることを特徴とする特許請求の範囲第２項記載のディ
   ジタル信号記録装置。
4. （４）回転ヘッドの１回の走査で、オーディオＰＣＭ信
   号及びビデオ信号を順次記録媒体に記録することを特徴
   とする特許請求の範囲第２項記載のディジタル信号記録
   装置。