JPH01120112A - チューナａｆｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チューナＡＦＣ回路に関するものである。

従来の技術 従来、この種のチューナＡＦＣ回路は、第２図に示すよ
うな構成であった。第２図において、ｌはチューナ、２
はＩＦ処理回路、３はＡＦＣ処理回路、４は電源端子、
６はテレビジョンＲＦ入力端子、７はそれらの集積回路
部である。

発明が解決しようとする問題点 このような従来の構成では、電源端子４の電圧は、チュ
ーナ、ＩＦ処理、ＡＦＣ処理の中で最も高い電圧を必要
とされるチューナ部分の電源電圧と一致させることが一
般的であった。例えば、１２Ｖとか９ｖである。

上記のような電源電圧を使用した集積回路部７を設計す
る場合、回路全体の消費電力が増加し、許容損失をオー
バーしてしまうという問題が発生する。これを解決する
ために、従来は許容損失の小さいパッケージ等を使用し
ていたが、コストアップにつながっていた。また、さら
に！Ｆ処理以外の回路もワンチップに集積化しようとし
た場合、上記問題が障害となっていた。

問題点を解決するための手段 このような問題点を解決するために、本発明は、チュー
ナ部分と同一の高い電圧を必要とするＡＦＣ処理回路の
電源端子と、その他の電源端子とを分離したものである
。

作用 この構成により、チューナのＡＦＣ入力ダイナミックレ
ンジとＡＦＣ出力ダイナミックレンジをほぼ一致させる
ことができると同時に、その他の回路の電源端子電圧を
適当に低い電圧に設定できるように回路設計を行うこと
により、半導体集積回路の消費電流を低く抑えることが
可能となる。

実施例 第１図は、本発明の実施例によるチューナＡＦＣ回路で
あり、４はＡＦＣ処理回路用電源端子、５はその他のＩ
Ｆ処理回路用電源端子である。なお、第１図において、
１，２．３．６．７は第２図と同じ構成部分に対応して
いる。

発明の効果 以上のように、本発明によれば半導体集積回路の消費電
力を最小限に抑えたチューナＡＦＣ回路が実現できるば
かりでなく、パッケージ等の熱対策のためのコストアッ
プや半導体集積回路チップの熱上昇による特性等の急激
な変化等も小さくできる。

【図面の簡単な説明】

第１図は本発明の実施例ブロック図、第２図は従来のブ
ロック図である。 １・・・・・・チューナ、２・・・・・・ＩＦ％理回路
、３・・・・・・ＡＦＣ処理回路、４，５・・・・・・
電源端子、６・・・・・・テレビジョンＲＦ入力端子、
７・・・・・・半導体集積回路。

Claims (1)

【特許請求の範囲】
1. ＩＦ処理回路とＡＦＣ処理回路とに個別の電源端子を具
   備したことを特徴とするチューナＡＦＣ回路。