JPH01123354A - モジユール化並列計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、並列計算機に係わり、特に偏微分方程式の数
値解を並列処理により求めるのに好適な格子結合型の並
列計算機のモジュール化に関する。

［従来の技術］ 従来、複数台のプロセッサによって並列に処理する計算
機が開発されている。特に偏微分方程式を解くために適
した並列処理計算機がＡＣＭＴｒａｎｓａｃｔｉｏｎｓ
　ｏｎ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍｓ、ｖｏｉｌ
、Ｎｏ、３Ａｕｇｕｓｔ　１９８３．Ｐ１９５−２２１
に提案されている。本特許出願人も、先に特許出願５９
−２７３０６１号（特開昭６１−１５１７７３号）「並
列ｍ埋計算機」なる出願をした。両者とも格子結合され
たＭＩＭＤ型（多重命令流多重データ流型）計算機であ
る。

前者では隣接するプロセッサ間を共有メモリを介して接
続している。隣接するプロセッサ間のデータ転送は送信
側プロセッサが受信側プロセッサと互いに共有するメモ
リへデータを格納し、受信側プロセッサが格納されたデ
ータを人力することで行なわれる。隣接しないプロセッ
サへのデータ転送は中間のプロセッサを径由して行うこ
とができる。

後者は、中間のプロセッサを径由することによる時間の
遅れを最小にするための発明であり、プロセッサ間のデ
ータ転送に　ＦＩＦＯ（Ｆｉｒｓｔ　ＩｎＦｉｒｓｔ　
０ｕｔ）メモリを連結しデータ転送バスを構成し、遠方
のプロセッサ間の転送時間を短縮している。

これらの計算機はプロセッサ台数を増やすことにより計
算速度を増大させることが容易であり、現在、実際に稼
動しているプロセッサ数十台の規模を拡張し、将来は数
百〜数万台の規模となると考えられる。しかし、プロセ
ッサ台数が増えるにしたがい、プロセッサ間のデータ線
の本数−が増え、この結果、システムの信頼性が低下す
る。そこで複数台のプロセッサをモジュール化すること
により、モジュールの接続データ線の信頼性を向上する
ことが望ましい。

［発明が解決しようとする問題点コ しかし、上記従来技術は、モジュール化について十分に
配慮されておらず、モジュール化するプロセッサの台数
を増やすにしたがって、−モジュールに接続するデータ
線の本数が増大する問題がある。第３図に、上記従来技
術で、ＭｘＮ台のプロセッサｐＨ＋　Ｐ１２＋・・・Ｐ
イＮを−モジュールとしてモジュール化する例を示す。

第３図に示すように、−モジュールに接続される双方向
のデータ線の本数は、４方向合わせると２Ｘ　（Ｍ＋Ｎ
）木となり、例えばＭ＝Ｎ±４の１６台のプロセッサを
−モジュールとする場合、合計１６本のデータ線が−モ
ジュールに接続されることになり、モジュール化による
信頼性の向上をそれほど期待できない。また、−モジュ
ールに多数のデータ線を接続することは、モジュールを
コンパクトに実装できないというような実装上の問題を
生じさせる。

また、モジュール間を１本の双方向のデータ線で接続す
ることは容易に考えつるが、各々のプロセッサから該当
するデータを取り出し、順番を定めて送る合理的な方式
は公知でない。

本発明の目的は、接続データ線の本数を最少にし得るモ
ジュール化並列計算機を提供することにある。

［問題点を解決するための手段］ 本発明は、二次元格子に結合されたプロセッサをモジュ
ール化する際に、モジュール間で論理的に隣接するプロ
セッサの全てを結合するのではなく、モジュール間では
特定のプロセッサ間だけを物理的に結合すれば、偏微分
方程式の数値解析を並列処理する場合、最も重要な隣接
プロセッサへのデータ転送を、途中のプロセッサを径由
して実行でき、これによりモジュール間のデータ線の本
数を削減できることに着眼することにより生まれた。

本発明は、二次元格子に結合された複数のプロセッサを
モジュールとしたモジュール化並列計算機であって、−
モジュール内の外周の一辺に位置するプロセッサが通信
メモリを介して互に結合され、外周の一辺の端にあたる
プロセッサからモジュール外に出力されたデータ信号が
、隣接する他のモジュール内の同様に結合された外周の
一辺に位置するプロセッサのうち反対の端にあたるプロ
セッサに入力するようになされ、以て、隣接モジュール
間で互に論理的に隣りにあるプロセッサがモジュール内
の外周の一辺上の結合されたプロセッサ台数分だけ互に
離れて接続されていることを特徴とする。

すなわち、本発明では、モジュール間で、論理的に隣り
でなく、互いに対角に位置するプロセッサ間を物理的に
結合したことにより、ＭＸＮ台のプロセッサを−モジュ
ールとした場合、モジュール間で論理的に隣りとなるプ
ロセッサは、全て、物理的な結合の関係ではＭ台（又は
８台）先に有ることになり、論理的に隣りとなるプロセ
ッサへのデータ転送をＭ−１台（又はＮ−１台）のプロ
セッサを径由して一斉に送ることができる。

［作　　　用］ （扁微分方程式を各部分領域を各プロセッサに分担させ
て並列処理する場合、論理的に隣りにあるプロセッサ間
で一斉にデータ転送を行なう。異なるモジュールにあり
論理的に隣り合せにあるプロセッサは通信メモリを介し
て結合されており、隣のモジュールにあり、論理的に隣
りにあるプロセッサは、−外周辺上にＮ台のプロセッサ
がある場合、接続上はＮ台離れて接続される。隣りのモ
ジュールの論理的に隣りのプロセッサへは、−外周辺上
のプロセッサが一斉に通信メモリへ転送するデータを書
き込みＮ台先へ順送りすることにより、−斉にデータを
転送することができる。

［実　施　例］ 以下、本発明の一実施例を図面を用いて説明する。

第１図は本発明の一実施例のモジュール化並列計算機の
一モジュールの構成図である。第１図において、１はモ
ジュール、２はプロセッサ、３は転送制御回路、４はモ
ジュール内転送回路である。５は通信メモリであり、Ｆ
ＩＦＯ（Ｆｉｒｓｔ　ＩＮＦｉｒｓｔ　０ｕｔ）を用い
る。モジュール１は、モジュール内転送回路４により二
次元格子状に結合されたＭＸＮ台（図では３Ｘ３台）の
プロセッサ２で構成される。図中の上下左右の隣接する
図示されていないモジュールの論理的に隣りに有るプロ
セッサとの間でデータの転送を行なうために、モジュー
ル１の外周にあたるプロセッサ２に対して通信メモリ５
を配置し、−外周辺上の通信メモリ５を単方向のデータ
線５０によって連結し、両端のデータ線および同期信号
を（１０１，１０２，１０３）　。

（１１１，１１２，１１３）　、　（１２１，１２２，
１２３）　、　（１３１，１３２，１３３）としてモジ
ュール１の外に出力している。通信メモリ５に対してプ
ロセッサ２は、転送制御回路３を介してデータ信号２３
．３０により接続される。

なお、モジュール内のプロセッサ間でデータの転送を行
なうために、プロセッサ２は各行、各列毎にモジュール
内転送回路４に接続される。

第１図の実施例では、モジュールの一外周辺上のプロセ
ッサ２の結合として、先に本出願人か出願した特許出願
５９−２７３０８１号（特開昭６１−１５１７７３号）
に開示されている結合を用いている。この結合によれば
、離れたプロセッサ間でも高速にデータ転送が可能であ
り本発明には最も適している。

もちろん、この代りに、転送する時間と手順が多くかか
ルコとにはなるが、ＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎ　
ｏｎＣｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍｓ、ｖｏｉｌ、Ｎ
ｏ３．Ａｕｇｕｓｔ　１９８３．Ｐ１９５−２２１に示
される共有メモリを介した結合方式を用いることも可能
である。

第２図は本実施例に係る複数のモジュール１を接続した
構成図であり、特にモジュール１の外周にあたるプロセ
ッサ２の結合を示している。データ信号１２１．１２２
は上隣のモジュールのデータ信号１０１．１０２に接続
され、同様にデータ信号１３１，１３２は右隣のモジュ
ールのデータ信号１１１，１１２に接続される。この結
合方式では、−モジュールの外周辺上にＮ台のプロセッ
サ２が有る場合、隣のモジュールで互に論理的に隣りに
あるプロセッサ（例えば第２図のＰイ、とＰ’ｌｌ；Ｐ
Ｎ２とＰ　’　＋２　　＊　Ｐ　ＭＮとＰ’ＩＮ）は、
物理的な結合の関係では互に常にＮ台先にあることにな
る。同様に、−モジュールの他の一外周辺上にＭ台のプ
ロセッサがある場合、隣のモジュールで互に論理的に隣
りにあるプロセッサ（例えば第２図のｐＨとＰ“ＩＮ；
Ｐ２１とＰ”２Ｎ　：　Ｐ　ＭｌとＰ″ＭＮ）は互に常
にＭ台先にあることになる。

第４図は転送制御回路３の構成を示す。転送制御回路３
は同期回路３５、デコーダ３６、カウンタ回路３７、パ
ルス発生回路３８、ゲート３９ｈ）らなり、パルス発生
回路３８からはライトパルス３８０、リードパルス３８
１が出力され、デコーダ３６からのライト信号３６０、
リード信号３６１　と論理和がとられ、ライト信号３０
ｂ、リード信号３０ｃとなり、それぞれ右隣と左隣のＦ
ＩＦＯを用いた通信メモリ５のライト端子とリード端子
へ接続される。データ線３０ａは２つの通信メモリ５を
結ぶデータ線５０に接続され、ゲート３９を通してプロ
セッサ２からのデータ信号２３ａに接続される。

プロセッサ２が通信メモリ５ヘデータを出力する時は、
データ信号２３ａヘデータが送出され、アドレス信号２
３ｂへ出力信号が送出され、ライト信号３０ｂが送出さ
れ、ゲート３９が開き、右隣の通信メモリ５にデータが
格納される。プロセッサ２が通信メモリ５からデータを
入力する時は、入力信号がアドレス信号２３ｂへ送出さ
れ、リード信号３０ｃが送出され、ゲート３９が開き、
左隣の通信メモリ５からデータがデータ信号２３ａへ送
出され、プロセッサ２ヘデータが送られる。通信メモリ
５の間でデータを転送する時はカウンタ回路３７ヘライ
トパルス３８０およびリードパルス３８１の発信回数を
指定する。この時、アドレス信号２３ｂをデコーダ３６
がデコードし、カウンタ回路３７への書き込みを選択し
、データとしてデータ信号２３ａを介してカウンタ回路
３７へ、発信回数を書き込む。カウンタ回路３７は、発
信回数をカウントダウンし、周期的に信号３７０をパル
ス発生回路３８へ送出する。パルス発生回路３８は、リ
ードパルス３８１を送出し、左側の通信メモリ５にリー
ド信号３０ｃを送り、左側の通信メモリ５にデータ信号
５０を送出させた後、ライトパルス３８０を送出し、右
側の通信メモリ５にライト信号３Ｑｂを送出し、右側の
通信メモリ５に、左側の通信メモリ５が送出したデータ
を読み込ませる。カウンタ回路３７へ書き込む発信回数
を適切に決めることで、第２図に示した異なるモジュー
ルの論理的に隣にあるプロセッサ間のデータ転送ができ
る。例えば外周の１辺にＮ台のプロセッサがあり各々の
プロセッサ間でｎ個のデータを転送するときには、各々
のプロセッサは、まず転送するｎ個のデータを通信メモ
リ５に書き込んだ後、カウンタ回路３７に発信回数とし
てｎ（Ｎ−１）を書き込む。これにより、異なるモジュ
ールの論理的隣りにあるプロセッサへの転送が実行され
る。

第５図はモジュール内転送回路４の構成を示し、１行ま
たは１列のモジュール内転送回路４とプロセッサ２につ
いて示しである。（第５図において、第４図と同じ符号
は同じ構成のものを示しているが、第４図のもの自体を
示しているのではない。）通信メモリ５とプロセッサ２
の接続関係は、モジュール外への転送と同様である。こ
れは、プロセッサ２の通信メモリ５への制御方式を同一
にするためで、他の結合方式であっても良い。ただし、
異なるモジュールへの転送回路が単方向で順回させてい
るのに対し、モジュール内転送回路４では、２つの単方
向の転送回路４ａ。

４ｂにより双方向としている。

以下、本発明のモジュール化並列計算機による並列計算
の方法を説明する。二次元拡散方程式％式％ φ：求める変数）を、時間と位置について差分化し、 φ、（、ｖ＋１） ＝　λφｌ−１（Ｊｖ）＋　（１−２λ）　＜６１ＣＪ
ｖ）＋λφｌヤ、ＣＪｖ）＋λφ１Ｊ−（１ｖ）＋（１
−２λ）φＩ（Ｊｖ）十λφ■」φ（１ｖ）とした差分
式を適当な境界条件のもとに解く。

ここに、 λ；Δｔ／Δｘ２　＝Δｔ／Δｙ２ Δｔは差分化する時間間隔 ΔＸ、Δｙは差分化する格子間隔 である。

並列計算は、第２図に示す複数のモジュール１を結合し
たモジュール化並列計算機で行なう。まず、計算領域を
分割し、分割した部分領域を各々のプロセッサ２へ分担
させる。その結果、ある部分領域（ｉｔ≦ｉ≦Ｉ２．Ｊ
１≦ｊ≦Ｊ２）は、例えばモジュールＭ　ｍ１ｍ２内の
プロセッサＰＰｌ９２において計算されることになる。

ここに、ｍ１ｍ２は二次元格子に接続されたモジュール
１の番号、ｐｌｐ２はモジュール内のプロセッサ２の番
号を示す。差分式に示されるように、格子点ｉｊの変数
φ、（、ｖ＋１）は古い時刻（ν）の格子点ｉＪとそれ
に隣接する格子点の値を用いて計算できる。第６図に並
列計算の流れを示す。第６図について説明すると、 （１）各々のプロセッサがφ五」の初期値φ、ｔｏ＋を
設定する。

（２）各々のプロセッサが上下左右のプロセッサヘ送る
データを、それぞれの方向に用意された通信メモリへ出
力し、同一モジュール内のプロセッサへの転送の場合、
カウンタ３７の計数値をＯとする。異なるモジュールの
゛論理的に隣にあるプロセッサへ転送する場合、カウン
タ３７の計数値をＮ台先に送るように設定する。例えば
モジュールの外周辺にＮ台のプロセッサがあり、ｎ個の
データを送るときには、カウンタ３７の計数値としてｎ
（Ｎ−１）を設定する。

（３）上下左右のプロセッサから送られたデータを通信
メモリから読み込む。

（４）各々のプロセッサが、前述した差分式に基づ（ν
）　　　　（Ｖ）や計算す、。

き、φ　　　からφ （５）時刻を更新する。

（６）終了時刻に達したならば計算を終了する。

以上述べたように、本発明のモジュール化並列計算機に
よれば、複数のモジュール内の複数のプロセッサの並列
処理により、拡散方程式等の偏微分方程式の数値解を求
めることが可能である。また、モジュール間は、高々、
単方向の２木のデータ信号で接続されるので、接続によ
る信頼性の低下を防ぐことができ、より多くのプロセッ
サの結合によりシステム全体の可能性を向上することが
できる。

なお、実装技術の進歩により、モジュールの追加をデー
タ線の接続だけで行なえるようになれば、例えばプロセ
ッサ４×４台を１モジユールとして、ユーザが解くべき
問題に合わせて大きなシステムを組むことが可能になり
、拡張性に冨んだ並列計算機になりつる。

［発明の効果］ 本発明によれば、異なるモジュールにあり且つ論理的に
隣合わせになるプロセッサを、モジュールの一外周辺上
のプロセッサ台数だけ互に離れた位置にあるように結合
じているので、転送手順が繁雑にならず、モジュール間
のデータ線の本数を単方向で２木に抑えることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に係るモジュール化並列計算
機の一モジュールの構成図、第２図は本発明の一実施例
に係るモジュール化並列計算機の構成図、第３図は従来
の格子結合並列計算機のモジュール化の概念図、第４図
は第１図における転送制御回路３の構成図、第５図は第
１図におけるモジュール内転送回路４の構成図、第６図
は°本発明のモジュール化並列計算機による偏微分方程
式の並列計算の流れ図である。 １・・・モジュール、　　２・・・プロセッサ、３・・
・転送制御回路、 ４・・・モジュール内転送回路、 ５・・・通信メモリ、　３５・・・同期回路３６・・・
デコーダ、　　３７・・・カウンタ回路、３８・・・パ
ルス発生回路。 １　モジュール ２　プロｔ−７−’す゛ ３　転送制御回路 ４　モジュール内転送回路 ５　通信メモリ 鵬２図 １　モジ゛ニール ２　プロ乞ツサ 粥３図 第４区 ５通信メ七り ３５同期回路 ３６　テ°コータ゛ ３７　カウンタ回路 ３８　ノＶルス発生回路 姑５図 ？　プロセッサ ３　転送制御回路 ５　通信メｔす

Claims (1)

【特許請求の範囲】
1. 二次元格子に結合された複数のプロセッサをモジュール
   としたモジュール化並列計算機であって、一モジュール
   内の外周の一辺に位置するプロセッサが通信メモリを介
   して互に結合され、外周の一辺の端にあたるプロセッサ
   からモジュール外に出力されたデータ信号が、隣接する
   他のモジュール内の同様に結合された外周の一辺に位置
   するプロセッサのうち反対の端にあたるプロセッサに入
   力するようになされ、以て、隣接モジュール間で互いに
   論理的に隣りにあるプロセッサがモジュール内の外周の
   一辺上の結合されたプロセッサ台数分だけ互に離れて接
   続されていることを特徴とするモジュール化並列計算機
   。