JPH01124716U - - Google Patents
Info
- Publication number
- JPH01124716U JPH01124716U JP2045488U JP2045488U JPH01124716U JP H01124716 U JPH01124716 U JP H01124716U JP 2045488 U JP2045488 U JP 2045488U JP 2045488 U JP2045488 U JP 2045488U JP H01124716 U JPH01124716 U JP H01124716U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output circuit
- clock signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図、第３図、及び第４図は第１図の各部波形を示
すタイミングチヤート、第５図はクロツク信号に
対する遅延信号の遅延量を示す図面である。 ２１……パルス信号出力回路、２６……変換電
圧出力回路、２７……演算増幅器、４７……遅延
信号出力回路、４８……ＥＸＯＲ回路。
図、第３図、及び第４図は第１図の各部波形を示
すタイミングチヤート、第５図はクロツク信号に
対する遅延信号の遅延量を示す図面である。 ２１……パルス信号出力回路、２６……変換電
圧出力回路、２７……演算増幅器、４７……遅延
信号出力回路、４８……ＥＸＯＲ回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) クロツク信号を遅延して遅延信号を出力す
る遅延信号出力回路と、一方のパルス幅が前記ク
ロツク信号に対する前記遅延信号の遅延量とされ
、且つ各パルス幅の加算量が前記クロツク信号の
１／２周期とされ、且つ各周期が前記クロツク信
号と同一周期とされた第１のパルス信号及び第２
のパルス信号を出力するパルス信号出力回路と、
前記第１のパルス信号のパルス幅に応じた第１の
変換電圧を出力し、且つ前記第２のパルス信号の
パルス幅に応じた第２の変換電圧を出力する変換
電圧出力回路と、前記遅延量を前記クロツク信号
の１／４周期とすべく、前記第１の変換電圧及び
前記第２の変換電圧の差に応じた制御電圧を前記
遅延信号出力回路に帰還する制御電圧出力回路と
、前記クロツク信号及び前記遅延信号の排他的論
理和によつて、前記クロツク信号の逓倍信号を出
力する逓倍信号出力回路とを設けたことを特徴と
する逓倍回路。 (2) 前記遅延信号出力回路は、前記クロツク信
号を積分すべく、前記クロツク信号のラインに並
列接続された複数の抵抗及びコンデンサより成る
積分回路と、前記制御電圧のレベルを比較すべく
前記制御電圧のラインに並列接続された複数の比
較回路と、前記積分回路の時定数を変えるべく前
記複数の抵抗に各々直列接続され、前記比較回路
の比較信号によつて駆動される複数のＭＯＳ―Ｆ
ＥＴより成ることを特徴とする請求項(1)記載の
逓倍回路。 (3) 前記パルス信号出力回路及び前記逓倍信号
出力回路は論理回路より成ることを特徴とする請
求項(1)記載の逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045488U JPH01124716U (ja) | 1988-02-18 | 1988-02-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045488U JPH01124716U (ja) | 1988-02-18 | 1988-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01124716U true JPH01124716U (ja) | 1989-08-24 |
Family
ID=31236835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045488U Pending JPH01124716U (ja) | 1988-02-18 | 1988-02-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01124716U (ja) |
-
1988
- 1988-02-18 JP JP2045488U patent/JPH01124716U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59182747U (ja) | インタ−フエ−ス回路 | |
| EP0347983A3 (en) | Electronic delay control circuit | |
| JPS6372937U (ja) | ||
| JPS633629U (ja) | ||
| JPS61131130U (ja) | ||
| JPS6372936U (ja) | ||
| SU1670778A1 (ru) | Умножитель частоты следовани импульсов | |
| JPS5881717U (ja) | マスタ−クロツク発生回路 | |
| JPS63121916U (ja) | ||
| JPS6450374U (ja) | ||
| JPS6330026U (ja) | ||
| JPS58538U (ja) | デ−タ速度変換回路 | |
| JPH0223732U (ja) | ||
| JPH0322435U (ja) | ||
| JPS61136635U (ja) | ||
| JPS6291266U (ja) | ||
| JPS6197234U (ja) | ||
| JPS6374830U (ja) | ||
| JPS61143334U (ja) | ||
| JPS62134076U (ja) | ||
| JPH0262833U (ja) | ||
| JPS63152316U (ja) | ||
| JPH0284948U (ja) | ||
| JPS60158161U (ja) | 周波数／電圧変換器 | |
| JPH02101283U (ja) |