JPH01126814A

JPH01126814A - 差動動作回路

Info

Publication number: JPH01126814A
Application number: JP28591087A
Authority: JP
Inventors: Takashi Sakaguchi; 尚坂口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1989-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は、全差動演算増幅器とメイッチドキャパシタ
回路により構成した差動動作回路に関する。

（従来の技術）電子機器において、Ｍｏｓトランジスタ素子を用いたア
ナログ回路が用いられるようになっている。ＭＯＳアナ
ログ回路におては、回路の動作機能を達成するためにメ
イッチドキャパシタ回路が用いられる。

一方、アナログ回路においては、クロックノイズや電源
変動の影響を無くすために、ＭＯＳ）ランジスタ素子で
構成した全差動増幅器が用いられることも多い。そして
全差動増幅器も、メイッチドキャパシタ回路と組合わせ
て使用され、メイッチドキャパシタ回路を駆動するとい
う形で所定の機能を奏するように構成される。つまり、
全差動増幅器は、出力インピーダンスが高いために実際
の抵抗をドライブすることは少なく、メイッチドキャパ
シタ等価抵抗をドライブするように使用される。

第３図（ａ）は、この種メイッチドキャパシタ等価抵抗
の例である。入力端子１と出力端子２との間には、スイ
ッチＳＷＩ、容ｆｆｉ　Ｃ、スイッチＳＷ４が直列接続
される。スイッチＳＷ１と容量Ｃの接続点と、接地間に
はスイッチＳＷ２が接続され、容量ＣとスイッチＳＷ４
の接続点と接地間にはスイッチＳＷ３が接続される。

スイッチＳＷ１とスイッチＳＷ３とは、第１のクロック
で同時にオンオフ制御され、スイッチＳＷ２とスイッチ
ＳＷ４とは、第２のクロックで同時にオンオフ制御され
る。第１．第２のクロックは、同じ周波数であり同時に
ハイレベルになることはなく逆位相の関係である。この
回路は、第１のクロックがハイレベルのとき、スイッチ
ＳＷ１、ＳＷ３が同時にオンし、第２のクロックがハイ
レベルとのときスイッチＳＷ２．ＳＷ４が同時にオンす
る。従って、この回路は、クロックの周波数により入力
、出力端子間のインピーダス特性を変化させることがで
きる。

同図（ｂ）は、第１のクロックがハイレベルのときスイ
ッチＳＷ］、、ＳＷ４がオンし、第２のクロックがハイ
レベルのときスイッチＳＷ２゜ＳＷ３がオンする回路で
ある。

上記のメイッチドキャパシタ回路は、クロックの１周期
内に移動する電荷はＣ（Ｖｌ　−Ｖ２　） ■１：入力端子１と接地間電位、ｖ２：入力端子２と接
地間電位。

であり、クロックの１周期内（１／ｆｓ）に流れる平均
電流ＩＯは、ＩＯ＝ｆｓ　Ｃ（Ｖｌ　−Ｖ２　）となる。ｆｓ：クロック周波数。よって上記の回路の等
価抵抗ＲｅｇはＲｅｇ＝１／ｆｓＣとなる。なお、電流ＩＯの向きは、同図（ａ）と（ｂ）
では異なる。

上記したメイッチドキャパシタ等価抵抗をそのまま用い
て、差動動作回路の例を第４図に示して説明する。

即ち、入力端子１１には、Ｖ　ＤＤ／　２でバイアスさ
れた信号源ｖ■Ｎが接続され、入力端子１２にはＶ　Ｄ
Ｄ／　２のバイアス源が接続されている。入力端子１１
と出力端子２１間には、スイッチＳＷＩ。

容量Ｃａｌ、スイッチＳＷ４．第１の回路Ａが直列接続
されている。スイッチＳＷ１と容量Ｃａｔの接続点には
スイッチＳＷ２の一端、容量ＣａｌとスイッチＳＷ４の
接続点にはスイッチＳＷ３の一端がそれぞれ接続され、
各スイッチＳＷ２．ＳＷ３の他端はＶ　ＤＤ／　２のバ
イアス源に接続されている。

スイッチＳＷ４と第１の回路Ａの接続点には、演算増幅
器３０の非反転入力端が接続されている。

演算増幅器３０の逆相出力端は出力端子２１に接続され
ている。

入力端子１２と出力端子２２間の構成も上記と同様な回
路構成である。

即ち、入力端子１２と出力端子２２間には、スイッチＳ
Ｗ５．容１ｋＣａ２．スイッチＳＷ８が直列接続されて
いる。スイッチＳＷ５と容量Ｃａ２の接続点にはスイッ
チＳＷ６の一端、容量Ｃａ２とスイッチＳＷ８の接続点
にはスイッチＳＷ７の一端がそれぞれ接続され、各スイ
ッチＳＷ６．ＳＷ７の他端はＶ　ＤＤ／　２のバイアス
源に接続されている。

更にスイッチＳＷ８と第２の回路Ｂの接続点には、演算
増幅器３０の反転入力端が接続されている。

演算増幅器３０の正相出力端は出力端子２２に接続され
ている。

上記の回路において、スイッチｓｗｉ　、ｓｗａ　。

ＳＷ５．ＳＷ７は第１のクロックがハイレベルのときオ
ンし、スイッチＳＷ２　、ＳＷ４　、ＳＷ６　。

ＳＷ８は第２のクロックがハイレベルのときオンするよ
うに制御される。第１のクロック及び第２のクロックの
周波数をｆｓとすると、この回路は同図（ｂ）に示す等
価回路で表わすことができる。

各スイッチと容量が、メイッチドキャパシタ等価抵抗に
置換えられる。そして第１．第２の回路Ａ。

Ｂがコンデンサであるとすると、この回路は差動動作に
よる積分回路として機能する。

（発明が解決しようとする問題点）上記のように、演算増幅器にメイッチドキャパシタ等価
抵抗を組合わせた差動動作回路を構成した場合、スイッ
チ数が非常に多くなる問題がある。さらにスイッチの一
端をバイアスするための低インピーダンス回路が必要で
ある。また配線数も多く複雑である等の問題がある。こ
のために集積化すると面積が多く必要である。

そこでこの発明は、スイッチの数及び容量の数を低減す
ることができ、配線の複雑さも大幅に緩和することがで
きる差動動作回路を提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）この発明は、差動増幅器の対称性及び電荷保存の法則を
有効に利用し、メイッチドキャパシタ回路のサンプリン
グ用容量を演算増幅器の非反転と反転入力側の間に接続
し、非反転と反転入力側のメイッチドキャパシタ回路の
容量をまとめるものである。

（作用）上記の手段により、正と負側のメイッチドキャパシタ回
路のスイッチ数が低減され、配線も少なく同じノードに
多くを接続するような構成とする必要はない。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、入力端子３１には
、ｖＢｌでバイアスされた信号源ＶＩＮが接続され、入
力端子３２にはＶＢＩのバイアス源が接続される。入力
端子３１と出力端子４１との間には、スイッチＳ　Ｗｌ
ｌ、　　Ｓ　Ｗ１２．回路Ａが直列接続される。入力端
子３２と出力端子４２との間には、スイッチＳ　Ｗ２Ｂ
、　　Ｓ　Ｗ１４．回路Ｂが直列接続される。

スイッチ５Ｗ１１と５Ｗ１２の接続点と、スイッチ５Ｗ
１３と５Ｗ１４の接続点との間には容量Ｃａｌ。

Ｃａ２が直列接続される。容量Ｃａｔ、　　Ｃａ２間に
は、スイッチ５Ｗ１５を介してバイアス源ＶＢ２が接続
される。スイッチ５Ｗ１２と回路Ａの接続点には演算増
幅器５０の非反転入力端が接続され、演算増幅器５０の
逆相出力端は出力端子４１に接続される。

スイッチ５Ｗ１４と回路Ｂの接続点には演算増幅器５０
の反転入力端が接続され、演算増幅器５０の正相出力端
は出力端子４２に接続される。

上記の回路において、スイッチ５ＷＩＩ、　　５Ｗ１３
は第１のクロックがハイレベルのときオンし、スイッチ
５ＷＩＩ、　５Ｗ１４．　５Ｗ１５は第２のクロックが
ハイレベルのときオンする。従って、Ｃａ１＝Ｃａ２＝
Ｃａとすると、各容量には、第１のクロックのハイレベ
ルで（１／２）ＶＩＮ−Ｃａの電荷が蓄積される。そして第
２のクロックがハイレベルにになると、各容量Ｃａｌ、
　　Ｃａ２の電荷が放電される。このとき演算増幅器５
０の非反転入力端と反転入力端は、固定バイアスＶＢ２
で安定する。更に回路Ａと回路Ｂには、等量で異極性の
電荷（１／２）ＶＩＮ−Ｃａが移動する。このように上
記の回路は、差動動作を行なう。回路Ａ、Ｂがコンデン
サであれば、出力は積分出力となる。

上記の実施例によれば、入力端子３１．３２側のバイア
ス電位ＶＢＩとメイッチドキャパシタ回路部のバイアス
電位ＶＢ２とが異なっていても、電荷伝送動作ではスイ
ッチ５ＷＩ１．　５Ｗ１３で分離することができ、差動
動作上のバランスが安定に維持される。よって、それぞ
れのバイアス電位Ｖ　Ｂｌ。

ＶＢ２を独立に設定することができ、回路設計が容易と
なる。勿論、本回路によればスイッチ数が少なく、配線
も簡単になる。

第２図は、この発明の他の実施例である。この回路によ
ると先の実施例に加えて、更に容量の数を削減できまた
スイッチようのバイアス源を省略することができる。第
１図の実施例と同じ部分には同一符号を付して説明を省
略し、異なる部分を説明する。本実施例の場合、スイッ
チ５Ｗ１１と５Ｗ１２の接続点と、スイッチ５Ｗ１３と
５Ｗ１４の接続点との間に容量Ｃａのみが接続される。

この回路においても、第１のクロックのハイレベルでス
イッチ５ＷＩＩ、　　５Ｗ１３がオンし、第２のクロッ
クのハレベルでスイッチ５Ｗ１２，５Ｗ１４がオンする
。

スイッチ５ＷＩＩ、５Ｗ１３がオンしたときは、容量Ｃ
ａにはＱ＝Ｃａ　−ＶＩＮの電荷が蓄積され、スイッチ５Ｗ１２．　５Ｗ１４がオ
ンしたときに、容量Ｃａの電荷が放電され、回路Ａ、Ｂ
には等量で異なる極性の電荷が移動する。

このように差動動作を得ることができる。

差動演算増幅器として動作させる場合は、回路ＡＳＢが
コモンモードフィードバック回路として構成され、出力
端子４１．４２の動作電位は、コモンモードフィードバ
ック回路により決り、安定した動作を得ることができる
。

［発明の効果コ以上説明したように、この発明は、スイッチの数及び容
量の数を低減することができ、スイッチの一端をバイア
スするための回路も不要とし、配線の複雑さも大幅に緩
和することができる差動動作回路を提供することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図はメイッチド
キャパシタ回路の説明図、第１図は従来の差動動作回路
を示す図である。５Ｗ１１〜５Ｗ１４・・・スイッチ、Ａ、Ｂ・・・回路
、５０・・・演算増幅器。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】第１の入力端子と演算増幅器の非反転入力端間に直列接
続された第１、第２のスイッチと、第２の入力端子と前
記演算増幅器の反転入力端間に直列接続された第３、第
４のスイッチと、前記第１、第２のスイッチの接続点と
前記第３、第４のスイッチの接続点との間に接続された
容量回路と、前記演算増幅器の非反転入力端と、この演算増幅器の逆
相出力端との間に接続された第１の帰還回路と、前記演算増幅器の反転入力端と、この演算増幅器の正相
出力端との間に接続された第２の帰還回路とを具備した
ことを特徴とする差動動作回路。