JPH01128107A - 誘導負荷駆動のための能動過電圧コントロール回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、誘導負荷を駆動するための半導体パワープバ
イスを使用する前記負荷を駆動する電子回路に関し、よ
り詳細にはモノリチソクに集積されたこの種の回路に関
する。

（従来技術とその問題点） 非常に能動な負荷の駆動がトランジトリ（ｔｒａｎｓ−
ｉ　ｔｏｒｙ）の問題を有するという事実は周知である
。

電流が接地された誘導負荷上で突然遮断されたときは、
充電相の間（前記誘導負荷を通る電流の流れの初期）に
インダクタンスにより貯蔵されたエネルギの放電に起因
して、負の過電圧が前記負荷を横切るように生ずる。そ
の強度をチエツクしないとこれらの負の電圧ピークは接
合のブレークダウンを生じさせ、そして集積回路の場合
にはパラシチソクなトランジスタのトリガリングと関連
する「ラッチアップ」の問題を生じさせることがある。

その改善策は、あるＶＢＥより小さいか等しい負の電圧
においてインダクタンス中に貯蔵されるエネルギを放電
する手段を与えることである。

従来技術では実質的に次の２種類のタイプの解決法を用
意している。

第１は、貯蔵されたエネルギの放電電流の再循環経路を
与えるため誘導負荷を通る再循環ダイオードを接続する
。

第２の解決法は、コントロールツェナーダイオードをパ
ワートランジスタのベースとコレクタ間に接続すること
により、駆動パワートランジスタ自身を通して前記誘導
負荷中に貯蔵されているエネルギの放電電流の再循環を
図る。

これらの既知の解決法の第１は、少なくとも付加的なパ
ワーデバイスつまり放電電流ピークの通過を維持できる
再循環ダイオードを必要とするという欠点がある。

これらの既知の解決法の第２は、放電電流の再循環のた
めに同じ駆動トランジスタを都合良く利用することがで
きるが、コントロールツェナーダイオードが、インダク
タンスの充電の間のインターフェアレンスを防止するた
めに回路のサプライ電圧のファンクションとして「特別
」に設計される必要があるという欠点がある。

最近では、誘導負荷を横切る負の過電圧が定電圧発生器
により予備設定されたある一定の値を越えて上昇すると
きに、前記誘導負荷を駆動するパワートランジスタを再
度スイッチングオンするための能動回路も提案されてい
る。このようなシステムも、コントロール能動回路のト
リガリングしきい値の、該回路の温度及び／又はサプラ
イ電圧のようなパラメータに対する依存性といった問題
点を有している。

（発明の目的） 従って本発明の主目的は、コントロール回路のトリガリ
ング特性が実質的に温度及びサプライ電。

圧の変化に依存しない、誘導負荷に実質的に直列に接続
されたパワートランジスタを横切るトランジトリの過電
圧を限定するための回路を提供することである。

この目的及びこれに付随する利点は、特許請求の範囲の
範囲で定義されたような本発明の目的である誘導負荷を
駆動する際の過電圧をコントロールするための能動回路
により達成される。

（図面の簡単な説明） 本発明及びその利点は、例えばバイポーラトランジスタ
で形成された誘導負荷のだめの駆動回路に適用された本
発明の制限回路の回路ダイアグラムが示された添付図面
を参照することにより、より容易に説明することができ
る。

（好適な態様の説明） スイッチ型パワーコンバータの誘導負荷（又は回路）Ｌ
のスイッチングは、該回路のサプライレイルＶｃｃとグ
ラウンドレイル間の前記誘導負荷りに実質的に直列に接
続されたパワートランジスタＱｐを木質的に必要とする
。該六ワートランジスタのベースは、トランジスタＱｄ
と、該トランジスタのコレクタとサプライレイル間に接
続された抵抗Ｒ８と、前記トランジスタＱｄのエミッタ
と大地間に接続された抵抗Ｒ７とにより形成された駆動
段の出力ターミナルに接続されている。スイッチングシ
グナルは、前記駆動トランジスタＱｄのベースに加えら
れる。

本発明の前記パワートランジスタＱｐを横切るトランジ
トリの過電圧を制限するための回路は、実質的にトラン
ジスタＱ３及びＱ４、抵抗Ｒ７及び補償コンデンサＣｃ
により形成される電圧コンパレークを含んで成っている
。このようなコンパレータ回路はその動作とともに当業
者に周知であり、該回路は実質的にそれぞれＡ及びＢで
ある２個の入力ターミナルと１個の出力ターミナルを有
している。

該コンパレータのターミナルＢを、前記パワートランジ
スタＱｐのコレクタとエミッタ間に直列に接続された２
個の抵抗Ｒ２及びＲ８により形成された電圧デバイダの
中間ノードに接続することにより、前記コンパレータの
入力Ｂに、前記パワートランジスタＱｐを横切って（コ
レクタとエミッタの間）存在する電圧Ｖ２に比例する電
圧Ｖ。

を加える。

前記コンパレータの他の入力Ａには、前記回路のサプラ
イ電圧Ｖｃｃの予備設定フラクションに意図的に対応さ
せた参照電圧Ｖ　ＲＥＦを加える。

この参照電圧Ｖ　ＲＥＦは、前記回路のサプライレイル
Ｖｃｃとグラウンドレイル間に直列に接続された２個の
抵抗Ｒ４及びＲ３により形成される第２の電圧デバイダ
の中間ターミナルで得られる。

２個のバンファリングユニチイゲイン増幅段が、それを
通して前記参照電圧が検知される前記電圧デバイダの中
間ノードを好適にデカップルする。

このようなバッファ素子は、２個のトランジスタＱ、と
Ｑ２及び対応する負荷抵抗Ｒ６及びＲ３により形成され
ている。

前記コンパレータ回路は次のように動作する。

前記ターミナルＢの電圧■１が前記ターミナルＡの参照
電圧ＶＲＥＦより大きくなると、前記コンパレータが状
態を変化させ（つまり通常オフであるトランジスタＱ３
が通電する）、前記コンパレータの出力ターミナルで利
用できるようになるシグナルが、再度前記パワートラン
ジスタＱｐをスイッチングオンにしかつ大地方向への放
電電流を許容するインダクタンスＬ中に貯蔵されたエネ
ルギの散逸を許容するために利用されることができる。

図示の回路中で、前記コンパレータの出力ターミナルは
、前記パワートランジスタＱｐの駆動段中で使用される
１対のＮＰＮバイポーラトランジスタの一方のトランジ
スタＱ’ｄのベースに接続されている。当然に、前記コ
ンパレータの出力ターミナルとパワートランジスタの駆
動段間の他の任意の等価の接続を使用することができる
。

前記２個の電圧デバイダ（Ｒ２とＲ＋、及びＲ４とＲ３
）の比を好適に予備設定することにより、前記パワート
ランジスタＱｐを横切るトランジトリの過電圧の最大値
が設定され、それに達したとき（前記負荷を駆動するパ
ワートランジスタＱｐのスイッチングオフの後）、前記
コンパレータの出力ターミナルで得られるようになるシ
グナルが、スイッチングシグナルを置換し、かつ前記イ
ンダクタンスＬ中に貯蔵されたエネルギを大地へ放出す
るために十分な時間だけ前記パワートランジスタＱｐを
通電状態に戻し、従って過電圧の原因を除去する。コレ
クタ電圧Ｖｃ従ってＶｌが参照電圧ＶＲＥＦ未溝になる
につれて、前記コンパレータは再度状態を変え、前記ト
ランジスタＱ、は再度スイッチングオフを行い、前記コ
ンパレータの出力でのシグナルの変化は、駆動回路から
のシグナルが存在しないその好適なレスト条件に戻す前
記パワートランジスタＱｐのスイッチングオフを生じさ
せる。

図示の回路の動作は次のようであると分析することがで
きる。

前記パワートランジスタＱｐが飽和状態にあるときは、
前記コンパレータの入力ターミナルＢの電圧■、はその
入力ターミナルＡの電圧Ｖ　ＲＥＦより小さく、該コン
パレーク回路はバランスせず、該コンパレータの出力は
電流を流さない。

前記パワートランジスタＱｐがスイッチングシグナルに
よりスイッチングオフにされたときは、コレクタ電圧Ｖ
ｃが上昇するが、次の式で与えられる値で上昇が停止す
る。

実際にこれらの条件下では、ＶＩはＶＩＩＥＦに等しく
、前記コンパレータは、インダクタンスＬに貯蔵された
エネルギが散逸するまで、前記駆動トランジスタＱ’ｄ
をスイッチングオンし従って前記パワートランジスタＱ
ｐもスイッチングオンする電流を、その出力ターミナル
Ｃを通して流す。

前記トランジスタＱ、及びＱ２がデカップリングバソフ
ァを表すことを考慮すると、 のようになる。

ΔＶを設定することにより、最大再循環過電圧が望まし
く、 ＶＣ＝Ｖｃｃ＋ΔＶ　−（１’＋　　　　　）　ＶＲＥ
Ｆ　（３＋β重 となる。

上記２個の式（２）及び（３）を組み合わせると、とな
り、α＝Ｒ２／　ＲＩ　とし、又β−Ｒ４／　Ｒ３と仮
定すると、 １＋β となる。

式（５）から、予備設定した望ましい最大値は温度変化
に対して実際には影響されないことが観察され、α及び
βは温度に依存しないため、Ｔ となる。

更に再循環過電圧の最大予備設定レベルのサプライ電圧
Ｖｃｃに対する依存性は極端に減少して実質的に無視で
きることが観察される。実際に、となり、例えばもしＶ
ＣＣ＝５Ｖ、ΔＶ＝０．２Ｖ、ＶＲＥＦ−４Ｖ、α−０
，３そしてβ−０，２５とすルト、となる。

更に、 となり、αとβは単なる電圧デバイダ比であるため、例
えば１％以内の高度な正確性を容易に達成することがで
きる。

例えば とすると、αの最大変化については、 であり、βの最大変化については、 となる。

実際に、温度に依存せずかつ分配比α及びβだけでなく
回路のサプライ電圧Ｖｃｃの変化にも実質的に影をされ
ない（つまり２個の電圧デバイダを形成する集積された
抵抗の値の通常の製造耐性内の変化に影響されない）あ
る一定の再循環過電圧を設定することは可能である。

これまで本発明の回路をバイポーラトランジスタを利用
する態様について述べてきたが、本発明の回路はＪ−Ｆ
ＥＴ及びＭＯＳ−ＦＥＴ型の両者の電界効果又はユニポ
ーラトランジスタにより形成されてもよい。

【図面の簡単な説明】

図面ば、バイポーラトランジスタで形成された誘導負荷
のための駆動回路に適用された本発明の制限回路の一例
を示す回路ダイアグラムである。

Claims (1)

【特許請求の範囲】
1. （１）　回路のサプライレイルとグラウンドレイル間の
   誘導負荷と実質的に直列に接続され、かつそのコントロ
   ールターミナルに加えられるスイッチングシグナルによ
   り前記誘導負荷をスイッチングオフ及びオンするよう動
   作するパワートランジスタを横切るトランジトリの過電
   圧を制限するための回路において、 前記パワートランジスタのために接続された第１の電圧
   デバイダ、 前記サプライレイル及び前記グラウンドレイル間に接続
   された第２の電圧デバイダ、 その入力ターミナルが前記第２の電圧デバイダの中間ノ
   ードに接続されている入力ターミナル及び出力ターミナ
   ルを有する少なくとも１個のユニティゲインバッファ、
   及び、 第１の入力ターミナルが前記第１の電圧デバイダの中間
   ノードに接続され第２の入力ターミナルが前記バッファ
   の出力ターミナルに接続されている第１及び第２の入力
   ターミナル及び出力ターミナルを有する電圧コンパレー
   タ、 を含んで成り、 前記コンパレータの出力ターミナルが前記パワートラン
   ジスタの前記コントロールターミナルに接続され、かつ
   、 前記第１の電圧デバイダを横切る過電圧が前記第２の電
   圧デバイダにより設定された限界値を越えて上昇すると
   きに、前記２個の電圧デバイダの中間ノードが選択され
   、前記コンパレータが状態を変化させ、かつその出力タ
   ーミナルのシグナルのレベルが前記パワートランジスタ
   をスイッチングオンするために十分なレベルとなるよう
   にしたことを特徴とする回路。