JPH0112831B2 - - Google Patents
Info
- Publication number
- JPH0112831B2 JPH0112831B2 JP59171016A JP17101684A JPH0112831B2 JP H0112831 B2 JPH0112831 B2 JP H0112831B2 JP 59171016 A JP59171016 A JP 59171016A JP 17101684 A JP17101684 A JP 17101684A JP H0112831 B2 JPH0112831 B2 JP H0112831B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- conductive region
- plate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/146—By vapour deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は絶縁基体又は半導体基体の表面上の導
電領域に少くとも１つの金属層を選択的に且つ自
己整置する（self―aligned）デポジシヨン（付
着）の方法、その方法を実施するための装置に関
する。
電領域に少くとも１つの金属層を選択的に且つ自
己整置する（self―aligned）デポジシヨン（付
着）の方法、その方法を実施するための装置に関
する。
［従来の技術］
従来、上述した種類の方法は、絶縁基体の表面
上に、導電化、即ち活性化された金属の塩の１つ
の溶液からその金属を無電気的な又は電解的なデ
ポジツトによつて湿式の化学的方法でのみ履行し
得た。然し乍ら、湿式の化学処理は、被覆される
べき基体が汚染されて、製造されるべき素子の機
能を損うかも知れないという不利点を有し、且つ
被覆するのに使われた溶液が廃棄された時、生態
学的な問題を生ずる。カソードスパツタ及び蒸着
の如き乾式被覆法は本来、基体の全面に金属層を
デポジツトするのに使われている。
上に、導電化、即ち活性化された金属の塩の１つ
の溶液からその金属を無電気的な又は電解的なデ
ポジツトによつて湿式の化学的方法でのみ履行し
得た。然し乍ら、湿式の化学処理は、被覆される
べき基体が汚染されて、製造されるべき素子の機
能を損うかも知れないという不利点を有し、且つ
被覆するのに使われた溶液が廃棄された時、生態
学的な問題を生ずる。カソードスパツタ及び蒸着
の如き乾式被覆法は本来、基体の全面に金属層を
デポジツトするのに使われている。
［発明が解決しようとする問題点］
これ等の乾式方法は、スルーホールがデポジツ
トされる金属パターンに対応し、且つ基体直接に
又は基体に近接して置かれる金属マスクの助けに
よつて、基体上に金属の選択的デポジシヨンを可
能とするけれども、そのような金属マスクは製作
するのにかなり複雑であり、且つ基体に対する境
界合せは非常に正確でなければならない。例えば
セラミツク又はプラスチツクのような基体が、金
属のデポジシヨンを行う前に、縮みを充分に制御
しえないステツプに置かれたとしても、許容製造
誤差範囲が非常に大きい場合に限つて、基体上に
既に設けられた構造に対応する構造を有する金属
層を選択的にデポジツトとすることが出来る。微
小化への傾向、従つて、より高いパツケージ密度
が益々増加し、そして導体幅が減少するので、そ
のような寛大な製造許容誤差範囲は最早や実用的
ではない。
トされる金属パターンに対応し、且つ基体直接に
又は基体に近接して置かれる金属マスクの助けに
よつて、基体上に金属の選択的デポジシヨンを可
能とするけれども、そのような金属マスクは製作
するのにかなり複雑であり、且つ基体に対する境
界合せは非常に正確でなければならない。例えば
セラミツク又はプラスチツクのような基体が、金
属のデポジシヨンを行う前に、縮みを充分に制御
しえないステツプに置かれたとしても、許容製造
誤差範囲が非常に大きい場合に限つて、基体上に
既に設けられた構造に対応する構造を有する金属
層を選択的にデポジツトとすることが出来る。微
小化への傾向、従つて、より高いパツケージ密度
が益々増加し、そして導体幅が減少するので、そ
のような寛大な製造許容誤差範囲は最早や実用的
ではない。
本発明の目的は、厳しい製造誤差範囲を守り、
且つ基体の汚染のない、非導電性又は半導電性基
体の表面上に導電領域を複写的に金属化するため
の簡単な方法及び簡単な装置を提供することにあ
る。
且つ基体の汚染のない、非導電性又は半導電性基
体の表面上に導電領域を複写的に金属化するため
の簡単な方法及び簡単な装置を提供することにあ
る。
〔問題点を解決するための手段〕
この目的は、導電領域上にデポジツトされるべ
き少とも１つの金属層を含む金属プレートが上記
導電領域に対向し且つ上記導電領域から短い距離
で配置されていることと、テスラ電流が上記金属
プレート及び上記導電領域の間で発生されること
から成る方法により、そして金属プレートと、上
記導電領域から離隔れた上記金属プレートの側に
配置され、且つ上記金属プレートを指向する現則
正しく配分されたスパイクが設けられた金属グリ
ツド又は上記金属プレートへ電気的に接続され、
又は上記導電領域から離隔され上記金属プレート
の側を指向するチツプを有するワイヤ束へ接続さ
れたテスラ変圧器を具備する装置により、そして
金属層をデポジツトすることにより導電パターン
を補強するため、セラミツク材料あるいはガラス
セラミツク材料、回路板及び半導体素子のモジユ
ール上に又はその中に導体を作るため、２個の金
属面間の絶縁層中の開孔を充填し電気的に相互に
接続するため、半田付けすべき接触点を改善する
ため、及び修理の手段としてこの方法を適用する
ことにより達成される。
き少とも１つの金属層を含む金属プレートが上記
導電領域に対向し且つ上記導電領域から短い距離
で配置されていることと、テスラ電流が上記金属
プレート及び上記導電領域の間で発生されること
から成る方法により、そして金属プレートと、上
記導電領域から離隔れた上記金属プレートの側に
配置され、且つ上記金属プレートを指向する現則
正しく配分されたスパイクが設けられた金属グリ
ツド又は上記金属プレートへ電気的に接続され、
又は上記導電領域から離隔され上記金属プレート
の側を指向するチツプを有するワイヤ束へ接続さ
れたテスラ変圧器を具備する装置により、そして
金属層をデポジツトすることにより導電パターン
を補強するため、セラミツク材料あるいはガラス
セラミツク材料、回路板及び半導体素子のモジユ
ール上に又はその中に導体を作るため、２個の金
属面間の絶縁層中の開孔を充填し電気的に相互に
接続するため、半田付けすべき接触点を改善する
ため、及び修理の手段としてこの方法を適用する
ことにより達成される。
本発明に従つた方法は乾式法である。その結
果、被覆される基体はその方法の適用の間、汚染
されず、且つ廃棄される溶液がないから生態学的
問題はない。選択的金属化（metallization）に
対して、本発明に従つた方法はマスクを必要とし
ない。このことはマスクの製作費を節約すること
のみならず、基体、従つて金属化される導電性表
面領域が金属化前のステツプに於て充分に制御し
えない状態で縮まつたとしても、それは臨界的で
はない。例えば、基体がセラミツク又はプラスチ
ツク材料で作られているならば、そのような縮み
が起こりうる。本発明に従つた方法は穏やかなの
で、関連した材料は磨耗に強く、且つ基体材料、
導電領域を作つた材料及び層を形成する金属に関
して柔軟である。基体は、プラスチツクやセラミ
ツク材料のような絶縁体、又はシリコンのような
半導体材料で作られ、そして導電領域は任意の良
導電体材料で作られうるし、多数の金属がデポジ
シヨンに適し、集積回路及びプリント回路を製造
するのに用いられる金属は総て特に適している。
果、被覆される基体はその方法の適用の間、汚染
されず、且つ廃棄される溶液がないから生態学的
問題はない。選択的金属化（metallization）に
対して、本発明に従つた方法はマスクを必要とし
ない。このことはマスクの製作費を節約すること
のみならず、基体、従つて金属化される導電性表
面領域が金属化前のステツプに於て充分に制御し
えない状態で縮まつたとしても、それは臨界的で
はない。例えば、基体がセラミツク又はプラスチ
ツク材料で作られているならば、そのような縮み
が起こりうる。本発明に従つた方法は穏やかなの
で、関連した材料は磨耗に強く、且つ基体材料、
導電領域を作つた材料及び層を形成する金属に関
して柔軟である。基体は、プラスチツクやセラミ
ツク材料のような絶縁体、又はシリコンのような
半導体材料で作られ、そして導電領域は任意の良
導電体材料で作られうるし、多数の金属がデポジ
シヨンに適し、集積回路及びプリント回路を製造
するのに用いられる金属は総て特に適している。
金属化が２層又は数層の異なつた金属を含む場
合、適正に構成された金属プレートが使われるな
らば、そのような層の順序の単一のステツプでデ
ポジツトすることが可能なので、本発明に従つた
方法はそのような場合特に有利である。
合、適正に構成された金属プレートが使われるな
らば、そのような層の順序の単一のステツプでデ
ポジツトすることが可能なので、本発明に従つた
方法はそのような場合特に有利である。
本発明に従つた方法は、複雑な境界合せ手段な
しに、市場で入手しうるテスラ（Tesla）変圧器
によつて、空気の通常圧で適用しうるので、その
実施に必要な装置は、非常に単純で安価である。
然し乍ら、この装置は、その中で金属がデポジツ
トされる排気可能な反応室を含んでもよい。その
反応室は決められた量のガスを加えるためのガス
供給口が与えられている。成長速度はガスの圧力
及び使われるガスの函数として制御される。若
し、本発明に従つた方法が真空に於て、又は酸素
を除いた環境に於いて適用されるならば、使われ
たガスは成長されている金属中に含まれないよう
阻止される。
しに、市場で入手しうるテスラ（Tesla）変圧器
によつて、空気の通常圧で適用しうるので、その
実施に必要な装置は、非常に単純で安価である。
然し乍ら、この装置は、その中で金属がデポジツ
トされる排気可能な反応室を含んでもよい。その
反応室は決められた量のガスを加えるためのガス
供給口が与えられている。成長速度はガスの圧力
及び使われるガスの函数として制御される。若
し、本発明に従つた方法が真空に於て、又は酸素
を除いた環境に於いて適用されるならば、使われ
たガスは成長されている金属中に含まれないよう
阻止される。
本発明に従つた方法は、モジユール、回路板及
び半導体素子（多層であつてもよい）上に又はそ
れ等の中に導体を作るために、金属構造を複写す
るために、そして修理の手段として良好に使用し
うる。
び半導体素子（多層であつてもよい）上に又はそ
れ等の中に導体を作るために、金属構造を複写す
るために、そして修理の手段として良好に使用し
うる。
［実施例］
本発明に従つた実施例を添付図面を参照して以
下に説明する。この装置は転着材料の金属プレー
ト３を含む。図示された実施例に従つた金属は、
例えばガラスで作られた隔離プレート４上にデポ
ジツトされる。隔離プレートの厚さは0.1mmから
３mmまでの範囲を有し、１mmが良好な厚さであ
る。金属プレート３を構成する材料は、例えばカ
ソードスパツタ又は真空蒸着によつて隔離プレー
ト４上にデポジツトされうる。金属プレート３は
１つの金属で、又は異なつた金属の２層の金属層
又は数層の金属層で構成する。隔離プレート４は
不可欠なものではない。隔離プレート４及び金属
プレート３の組合せの代りに、充分な機械的安定
性の金属プレート３がある場合のみ、他の装置も
考えうる。その配列に於て、金属プレート３が下
向きに懸架されるように、金属プレート３と隔離
プレート４の組合せが配列される。金属プレート
３から離隔されている隔離プレート４の表面に近
接して、テスラ変圧器７と電気的にリンクされた
金属グリツド５が与えられる。金属グリツド５
は、グリツド全般にわたつて均等に配分され、且
つ誘電体プレート４を指向するように多数のスパ
イク６を含むように設計される。グリツド５の代
りに、隔離プレート４の表面を指向するワイヤ端
を有するワイヤの集団が用いられてもよく、その
場合ワイヤ集団は、隔離プレート４の表面上のワ
イヤ端、即ちチツプが平均して配分されたドツト
パターンを構成するように、分布される。スパイ
ク、即ちワイヤ端と隔離プレート４の間の距離ｄ
は、１mmである。隔離プレート４を必要としな
い実施例に対しては、テスラ変圧器はまた金属プ
レート３と直接に電気的にリンクされうる。テス
ラ変圧器７は、例えば真空ガラス装置に於ける漏
洩テスト用として、Leybold―Heraeus社より型
式番号VP23で販売されている、市販の高周波真
空テスタであつてよい。金属プレート３に対面す
る表面上に導電領域２を有する基体１は金属プレ
ート３から短い距離d2で配列される。距離d2は
10μmから100μmの範囲が好ましい。導電領域は
バイアス源８に電気的に接続され、それにより導
電領域は固定されたプラス電位ヘリンクされる。
導電領域２は接地されるか、又は浮遊電圧へ接続
されるかの何れかに選ばれる。この装置は、金属
グリツド５、隔離プレート４、金属プレート３及
び基体１が配列されている排気可能な反応室を含
み、反応室は真空ポンプに接続され且つガスの人
口を有する。
下に説明する。この装置は転着材料の金属プレー
ト３を含む。図示された実施例に従つた金属は、
例えばガラスで作られた隔離プレート４上にデポ
ジツトされる。隔離プレートの厚さは0.1mmから
３mmまでの範囲を有し、１mmが良好な厚さであ
る。金属プレート３を構成する材料は、例えばカ
ソードスパツタ又は真空蒸着によつて隔離プレー
ト４上にデポジツトされうる。金属プレート３は
１つの金属で、又は異なつた金属の２層の金属層
又は数層の金属層で構成する。隔離プレート４は
不可欠なものではない。隔離プレート４及び金属
プレート３の組合せの代りに、充分な機械的安定
性の金属プレート３がある場合のみ、他の装置も
考えうる。その配列に於て、金属プレート３が下
向きに懸架されるように、金属プレート３と隔離
プレート４の組合せが配列される。金属プレート
３から離隔されている隔離プレート４の表面に近
接して、テスラ変圧器７と電気的にリンクされた
金属グリツド５が与えられる。金属グリツド５
は、グリツド全般にわたつて均等に配分され、且
つ誘電体プレート４を指向するように多数のスパ
イク６を含むように設計される。グリツド５の代
りに、隔離プレート４の表面を指向するワイヤ端
を有するワイヤの集団が用いられてもよく、その
場合ワイヤ集団は、隔離プレート４の表面上のワ
イヤ端、即ちチツプが平均して配分されたドツト
パターンを構成するように、分布される。スパイ
ク、即ちワイヤ端と隔離プレート４の間の距離ｄ
は、１mmである。隔離プレート４を必要としな
い実施例に対しては、テスラ変圧器はまた金属プ
レート３と直接に電気的にリンクされうる。テス
ラ変圧器７は、例えば真空ガラス装置に於ける漏
洩テスト用として、Leybold―Heraeus社より型
式番号VP23で販売されている、市販の高周波真
空テスタであつてよい。金属プレート３に対面す
る表面上に導電領域２を有する基体１は金属プレ
ート３から短い距離d2で配列される。距離d2は
10μmから100μmの範囲が好ましい。導電領域は
バイアス源８に電気的に接続され、それにより導
電領域は固定されたプラス電位ヘリンクされる。
導電領域２は接地されるか、又は浮遊電圧へ接続
されるかの何れかに選ばれる。この装置は、金属
グリツド５、隔離プレート４、金属プレート３及
び基体１が配列されている排気可能な反応室を含
み、反応室は真空ポンプに接続され且つガスの人
口を有する。
本発明に従つた方法を以下に説明する。
排気可能の反応室を有し、又は反応室を有さな
い実施例に基づいて説明する。然し乍ら、上述の
代案に関して、説明されるものとは異なつた装置
もまたこの方法を実施するために同じように適し
ていることを指適する。絶縁材料又は半導体材料
で作られる基体の表面に、導電領域が配置され
る。この目的のために適当な材料はプラスチツ
ク、セラミツク材料、ガラスセラミツク材料及び
シリコンである。金属化は主として、導体を創る
ため、半田づけのポイントを補強するため、半田
材料でそれ等を被覆するためそして、２つの金属
化面の間の絶縁層中の孔９を金属で埋めるために
役立つ。導電領域は金属プレートに対面した表面
に構成され、従つて、導電領域は作られるべき導
体又は半田づけのポイントを覆い、そしてまた開
孔９の中の壁も覆つている。導電領域２はモリブ
デン又はアルミニウムなどの任意の金属の薄膜で
ある。隔離プレート４上にデポジツトされた金属
プレート３はデポジツトされる金属化に適するよ
うに構成される。導電領域２上にデポジツトする
ための代表的な金属は銅、金、クローム、銀及び
ニツケルである。若し、唯１つの金属が基体１に
デポジツトされるとするならば、金属プレート３
もまた、デポジツトされる金属化の金属と少くと
も同一の金属でなければならない。若し、２個若
しくは数個の層が基体１にデポジツトされるなら
ば、これ等の２個又は数個の層は、それ等が後に
基体１上にデポジツトされる順序と逆の順序で隔
離プレート４の上に成長される。この目的のため
に、金属プレート３の層の厚さは、金属化の完了
後の基体１上の金属層の厚さと同じである。隔離
プレート４に対する金属の付着度は金属化の速度
に影響する。
い実施例に基づいて説明する。然し乍ら、上述の
代案に関して、説明されるものとは異なつた装置
もまたこの方法を実施するために同じように適し
ていることを指適する。絶縁材料又は半導体材料
で作られる基体の表面に、導電領域が配置され
る。この目的のために適当な材料はプラスチツ
ク、セラミツク材料、ガラスセラミツク材料及び
シリコンである。金属化は主として、導体を創る
ため、半田づけのポイントを補強するため、半田
材料でそれ等を被覆するためそして、２つの金属
化面の間の絶縁層中の孔９を金属で埋めるために
役立つ。導電領域は金属プレートに対面した表面
に構成され、従つて、導電領域は作られるべき導
体又は半田づけのポイントを覆い、そしてまた開
孔９の中の壁も覆つている。導電領域２はモリブ
デン又はアルミニウムなどの任意の金属の薄膜で
ある。隔離プレート４上にデポジツトされた金属
プレート３はデポジツトされる金属化に適するよ
うに構成される。導電領域２上にデポジツトする
ための代表的な金属は銅、金、クローム、銀及び
ニツケルである。若し、唯１つの金属が基体１に
デポジツトされるとするならば、金属プレート３
もまた、デポジツトされる金属化の金属と少くと
も同一の金属でなければならない。若し、２個若
しくは数個の層が基体１にデポジツトされるなら
ば、これ等の２個又は数個の層は、それ等が後に
基体１上にデポジツトされる順序と逆の順序で隔
離プレート４の上に成長される。この目的のため
に、金属プレート３の層の厚さは、金属化の完了
後の基体１上の金属層の厚さと同じである。隔離
プレート４に対する金属の付着度は金属化の速度
に影響する。
通常、本発明に従つた方法は通常の気圧で空気
中で実施される。然し乍ら、例えば、基体の金属
化の速度の影響や基体にデポジツトされる金属中
の酸素の含有を避けるために、真空中又は不活性
雰囲気中で金属化することが可能である。既に記
載したように、本発明に従つた方法を実施するた
めこの実施例の装置は少し念を入れたものであ
る。印加されるテスラ電圧は400KHzから500KHz
程度の高い周波数で約50KVが好ましい10KVと
100KVの間であり、電力密度は0.1W／cm2と
100W／cm2の間にあり、5W／cm2が好ましい。導電
領域２へ印加されるバイアスはOV及び100Vの間
である。金属化の間に生じたパターンのエツジ限
定及び導電領域を形成するパターンの従属性は
夫々、間隔d2が小なれば小なる程よい。導電領域
２に対面する金属プレート３の金属は本発明に従
つた方法によつて、小時間で導電領域２の上にデ
ポジツトされる。デポジシヨンの速度は、必要な
らば間隙d2、電力密度、隔離層４に対する薄膜の
付着度、導電領域のバイアス、圧力及びガス環境
等の変数を特に変化することにより制御されう
る。転移される層はミクロンの等級の厚さを持
つ。この方法で、即ち自己整置の態様で、導電領
域のみが金属化される。
中で実施される。然し乍ら、例えば、基体の金属
化の速度の影響や基体にデポジツトされる金属中
の酸素の含有を避けるために、真空中又は不活性
雰囲気中で金属化することが可能である。既に記
載したように、本発明に従つた方法を実施するた
めこの実施例の装置は少し念を入れたものであ
る。印加されるテスラ電圧は400KHzから500KHz
程度の高い周波数で約50KVが好ましい10KVと
100KVの間であり、電力密度は0.1W／cm2と
100W／cm2の間にあり、5W／cm2が好ましい。導電
領域２へ印加されるバイアスはOV及び100Vの間
である。金属化の間に生じたパターンのエツジ限
定及び導電領域を形成するパターンの従属性は
夫々、間隔d2が小なれば小なる程よい。導電領域
２に対面する金属プレート３の金属は本発明に従
つた方法によつて、小時間で導電領域２の上にデ
ポジツトされる。デポジシヨンの速度は、必要な
らば間隙d2、電力密度、隔離層４に対する薄膜の
付着度、導電領域のバイアス、圧力及びガス環境
等の変数を特に変化することにより制御されう
る。転移される層はミクロンの等級の厚さを持
つ。この方法で、即ち自己整置の態様で、導電領
域のみが金属化される。
本発明はモジユール、回路カード及び半導体素
子に―それ等が多層であつても―、導体を生じる
ためそして、例えば分析目的用として金属構造を
再生するため、半田づけのポイントの接触を改善
するため、そして修理手段としても良好に適用さ
れる。
子に―それ等が多層であつても―、導体を生じる
ためそして、例えば分析目的用として金属構造を
再生するため、半田づけのポイントの接触を改善
するため、そして修理手段としても良好に適用さ
れる。
本発明に従つた方法は金、又は金及び銅のデポ
ジシヨンに関連した例によつて細部が説明され
る。本方法に関連して実施される総ての実験に対
して、図示されたような縦断面図で示された装置
が使われた。導電領域は接地され、テスラ電圧は
約50KV（450KHz）、電力密度は約5W／cm2で間隙
d2は約10μmであつた。最初の４つの実験に対し
て、基板はセラミツク材料で作られ導電領域はモ
リブデンペーストにより基体表面にプリントされ
た。金属層３は第１の実験に対しては約25nmの
厚さの金の層、第２の実験に対しては約100nmの
厚さの金の層、第３の実験に対しては約1μmの厚
さの金の層、第４の実験に対しては絶縁プレート
４に接した25nmの厚さの銅層及び約25nmの層さ
の金の層を含んでいた。第５の実験に対して、基
体は蒸着されたアルミニウム・ランドを有するシ
リコンウエハであつた。第５の実験はまた、金属
プレートが金の層であつた。５つの実験総てのた
めに、導電領域に対面している金属は小時間で導
電領域にデポジツトされた。各実験は、導電領域
が接地された場合と浮遊電位に接続された場合の
両方を夫々数回繰返して行われたが、デポジツト
された層に差異は検出されなかつた。転着は非常
に高いパターン忠実性をもたらした。換言すれ
ば、金属化の間で生じたパターンは導電領域で形
成されたパターンに完全に一致した。デポジツト
された金の層の付着度は総ての場合満足すべきも
のであつた。
ジシヨンに関連した例によつて細部が説明され
る。本方法に関連して実施される総ての実験に対
して、図示されたような縦断面図で示された装置
が使われた。導電領域は接地され、テスラ電圧は
約50KV（450KHz）、電力密度は約5W／cm2で間隙
d2は約10μmであつた。最初の４つの実験に対し
て、基板はセラミツク材料で作られ導電領域はモ
リブデンペーストにより基体表面にプリントされ
た。金属層３は第１の実験に対しては約25nmの
厚さの金の層、第２の実験に対しては約100nmの
厚さの金の層、第３の実験に対しては約1μmの厚
さの金の層、第４の実験に対しては絶縁プレート
４に接した25nmの厚さの銅層及び約25nmの層さ
の金の層を含んでいた。第５の実験に対して、基
体は蒸着されたアルミニウム・ランドを有するシ
リコンウエハであつた。第５の実験はまた、金属
プレートが金の層であつた。５つの実験総てのた
めに、導電領域に対面している金属は小時間で導
電領域にデポジツトされた。各実験は、導電領域
が接地された場合と浮遊電位に接続された場合の
両方を夫々数回繰返して行われたが、デポジツト
された層に差異は検出されなかつた。転着は非常
に高いパターン忠実性をもたらした。換言すれ
ば、金属化の間で生じたパターンは導電領域で形
成されたパターンに完全に一致した。デポジツト
された金の層の付着度は総ての場合満足すべきも
のであつた。
［発明の効果］
本発明に従つた方法の特別の利点は、マスクを
使用しないで自己整置の態様で実施しうる乾式方
法であること、選択的金属化で且つ単一のステツ
プで多層の選択的金属化が可能であること、導電
領域にデポジツトされた層は良好な付着度を有す
るとである。付着度は後に熱処理を施すことによ
り更に改善しうることが見出されている。
使用しないで自己整置の態様で実施しうる乾式方
法であること、選択的金属化で且つ単一のステツ
プで多層の選択的金属化が可能であること、導電
領域にデポジツトされた層は良好な付着度を有す
るとである。付着度は後に熱処理を施すことによ
り更に改善しうることが見出されている。
第１図は本発明に従つた金属層をデポジツトす
る方法及び装置を説明する図である。 １……基体、２……導電領域、３……金属プレ
ート、４……隔離プレート、５……金属グリツ
ド、７……テスラ変圧器。
る方法及び装置を説明する図である。 １……基体、２……導電領域、３……金属プレ
ート、４……隔離プレート、５……金属グリツ
ド、７……テスラ変圧器。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基体又は半導体基体１上に予じめ設けた
導電領域２上に少なくとも１つの金属の層を付着
するための方法であつて、 上記導電領域に付着すべき少くとも１つの金属
で形成した金属プレート３を、該プレートの１つ
の表面が上記導電領域に対向するように近接配置
し、 高周波テラス電流を上記金属プレート及び上記
導電領域の間に供給し、 上記基体上に予じめ設けた導電領域のみに少な
くとも１つの金属の層を自己整置的に付着するこ
とを特徴とする、金属付着方法。 ２ 絶縁基体又は半導体基体１上に予じめ設けた
導電領域２上に少なくとも１つの金属の層を付着
するための方法であつて、 上記導電領域に付着すべき少くとも１つの金属
の層３を、上記導電領域に付着すべき厚さと実質
的に等しい厚さに予じめ付着した絶縁性プレート
４を用意し、 上記プレート上の金属の層を上記導電領域に対
向させて近接配置し、 上記金属の層が付着されていない上記プレート
の背面に対して、１mm以下の距離をへだてて複数
の金属スパイク又はワイヤ６の先端を対向配置
し、 高周波テスラ電流を容量性結合により上記金属
の層及び上記導電領域の間に供給し、 上記基体上に予じめ設けた導電領域のみに少な
くとも１つの金属の層を自己整置的に付着するこ
とを特徴とする、金属付着方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP83109479A EP0136364B1 (de) | 1983-09-23 | 1983-09-23 | Verfahren und Anordnung zum selektiven, selbstjustierten Aufbringen von Metallschichten und Verwendung des Verfahrens |
| EP83109479.2 | 1983-09-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070170A JPS6070170A (ja) | 1985-04-20 |
| JPH0112831B2 true JPH0112831B2 (ja) | 1989-03-02 |
Family
ID=8190697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171016A Granted JPS6070170A (ja) | 1983-09-23 | 1984-08-18 | 金属層付着方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4569743A (ja) |
| EP (1) | EP0136364B1 (ja) |
| JP (1) | JPS6070170A (ja) |
| DE (1) | DE3377454D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474640A (en) * | 1993-07-19 | 1995-12-12 | Applied Materials, Inc. | Apparatus for marking a substrate using ionized gas |
| US5545440A (en) * | 1994-12-05 | 1996-08-13 | At&T Global Information Solutions Company (Aka Ncr Corporation) | Method and apparatus for polymer coating of substrates |
| US5597469A (en) * | 1995-02-13 | 1997-01-28 | International Business Machines Corporation | Process for selective application of solder to circuit packages |
| GB9611437D0 (en) | 1995-08-03 | 1996-08-07 | Secr Defence | Biomaterial |
| DE19724595A1 (de) * | 1997-06-11 | 1998-12-17 | Micronas Semiconductor Holding | Verfahren zum Herstellen einer Halbleiteranordnung mit strukturierter Metallisierung |
| US6969952B2 (en) * | 2003-08-01 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | System and method for automatically routing power for an integrated circuit |
| KR101147349B1 (ko) * | 2010-09-17 | 2012-05-23 | 인제대학교 산학협력단 | 누설 전류형 변압기를 이용한 플라즈마 처리장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3321390A (en) * | 1963-10-17 | 1967-05-23 | Sperry Rand Corp | Microcircuits formed by radio-fre-quency brush discharges |
| FR1413304A (fr) * | 1964-10-15 | 1965-10-08 | Sperry Rand Corp | Microcircuit obtenu par des décharges à haute fréquence |
| GB1128002A (en) * | 1965-01-14 | 1968-09-25 | Sperry Rand Corp | Pattern formation process for producing printed circuits |
| DE1947480A1 (de) * | 1968-09-26 | 1970-10-22 | Bbc Brown Boveri & Cie | Verfahren zum Aufbringen einer Schicht aus einem in die Gasphase ueberfuehrten Material auf einen Koerper |
| US3707452A (en) * | 1970-01-22 | 1972-12-26 | Ibm | Elongated electrode and target arrangement for an re sputtering apparatus and method of sputtering |
| US4013830A (en) * | 1975-05-19 | 1977-03-22 | Rca Corporation | Video disc stylus |
| US3986944A (en) * | 1975-06-27 | 1976-10-19 | Honeywell Information Systems, Inc. | Method for obtaining adhesion of multilayer thin films |
| JPS52122284A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Sputtering device having bias electrode |
| US4226897A (en) * | 1977-12-05 | 1980-10-07 | Plasma Physics Corporation | Method of forming semiconducting materials and barriers |
-
1983
- 1983-09-23 DE DE8383109479T patent/DE3377454D1/de not_active Expired
- 1983-09-23 EP EP83109479A patent/EP0136364B1/de not_active Expired
-
1984
- 1984-08-18 JP JP59171016A patent/JPS6070170A/ja active Granted
- 1984-09-10 US US06/649,255 patent/US4569743A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070170A (ja) | 1985-04-20 |
| US4569743A (en) | 1986-02-11 |
| DE3377454D1 (en) | 1988-08-25 |
| EP0136364B1 (de) | 1988-07-20 |
| EP0136364A1 (de) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0267359B1 (en) | Mask for depositing paste material | |
| US4952420A (en) | Vapor deposition patterning method | |
| JP5004376B2 (ja) | 多層電極を有する薄板状セラミック及び製造方法 | |
| FI116867B (fi) | Monisirumoduulien liitos- ja asennustekniikka | |
| EP0007918A1 (en) | Substrate clamping techniques in ic fabrication processes | |
| JPH04277648A (ja) | ダイヤモンド・コーティングを施した静電チャック | |
| US4351697A (en) | Printed wiring boards | |
| CN1142169A (zh) | 电路板卡及其制造方法 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| JPH0112831B2 (ja) | ||
| US5661341A (en) | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method | |
| JP2002313891A (ja) | 基板搬送用トレーおよびその製造方法 | |
| DE3665961D1 (en) | Process for selectively filling contact holes made by etching in insulating layers with electrically conductive materials for the manufacture of high-density integrated semiconductor circuits, and apparatus used for this process | |
| US6248958B1 (en) | Resistivity control of CIC material | |
| JPH0738420B2 (ja) | 金属被覆方法 | |
| US6077405A (en) | Method and apparatus for making electrical contact to a substrate during electroplating | |
| US4915795A (en) | Plated-through hole plugs for eliminating solder seepage | |
| JPH02228035A (ja) | 真空処理装置 | |
| JPH06275708A (ja) | 静電チャック | |
| JP4296628B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JPH02164784A (ja) | セラミック回路基板の製造方法 | |
| KR200367932Y1 (ko) | 반도체 및 액정패널 제조설비용 정전척 | |
| JP2000040881A (ja) | 多層基板のスミア除去装置およびスミア除去方法 | |
| JPH04299893A (ja) | 多層配線板の製造方法 | |
| JPS634614A (ja) | ドライエツチング装置 |