JPH01128501A - チップ型正特性サーミスタ - Google Patents
チップ型正特性サーミスタInfo
- Publication number
- JPH01128501A JPH01128501A JP28768687A JP28768687A JPH01128501A JP H01128501 A JPH01128501 A JP H01128501A JP 28768687 A JP28768687 A JP 28768687A JP 28768687 A JP28768687 A JP 28768687A JP H01128501 A JPH01128501 A JP H01128501A
- Authority
- JP
- Japan
- Prior art keywords
- element body
- solder
- electrode
- layer electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、チップ型正特性サーミスタに関する。
（従来の技術）
この種のチップ型正特性サーミスタとしては、第７図（
ａ）（ｂ）（ｃ）の各横断面図に示すようなものがある
。第７図（ａ）のものは、素体２の両側部のそれぞれに
銀（Ａｇ）とガリウム（Ｇａ）との合金からなる下層側
の電極４と銀からなる上層側の電極６との２層構造の電
極８を形成されてなるチップ型正特性サーミスタである
。第７図（ｂ）および（Ｃ）のものは、素体２の両側部
のそれぞれにニッケルからなる下層側電極１０と銀から
なる上層側電極１２との２層構造の電極１４を形成され
てなるチップ型正特性サーミスタである。この場合、第
７図（ｂ）のものは、その下層側電極ｌＯが素体２の両
端面１６にのみ形成され、上層側電極１２が素体２の両
端面１６にある下層側電極１０の上に形成されるととも
にその側周面１８にまで延びて形成されており、第７図
（Ｃ）のものは、下層側電極ｌＯと上層側電極１２とが
それぞれ素体２の両端面１６からその側周面１８にまで
延びて形成されるとともに、下層側電極！０の方が上層
側電極１２よりもその側周面Ｉ８に対して長く延びて形
成されている。
ａ）（ｂ）（ｃ）の各横断面図に示すようなものがある
。第７図（ａ）のものは、素体２の両側部のそれぞれに
銀（Ａｇ）とガリウム（Ｇａ）との合金からなる下層側
の電極４と銀からなる上層側の電極６との２層構造の電
極８を形成されてなるチップ型正特性サーミスタである
。第７図（ｂ）および（Ｃ）のものは、素体２の両側部
のそれぞれにニッケルからなる下層側電極１０と銀から
なる上層側電極１２との２層構造の電極１４を形成され
てなるチップ型正特性サーミスタである。この場合、第
７図（ｂ）のものは、その下層側電極ｌＯが素体２の両
端面１６にのみ形成され、上層側電極１２が素体２の両
端面１６にある下層側電極１０の上に形成されるととも
にその側周面１８にまで延びて形成されており、第７図
（Ｃ）のものは、下層側電極ｌＯと上層側電極１２とが
それぞれ素体２の両端面１６からその側周面１８にまで
延びて形成されるとともに、下層側電極！０の方が上層
側電極１２よりもその側周面Ｉ８に対して長く延びて形
成されている。
このような各従来例のチップ型正特性サーミスタにあっ
ては、下層側電極４、ｌＯと素体２とのオーミック接触
を得るためにその下層側電極４゜１０をオーミック性を
有するニッケルなどで措成しているが、半田付き性に劣
るので、半田付き性を良くするためにその下層側電極４
．１０の上に銀を主成分とした上層側電極６，１２を設
けた２層構造にしていた。
ては、下層側電極４、ｌＯと素体２とのオーミック接触
を得るためにその下層側電極４゜１０をオーミック性を
有するニッケルなどで措成しているが、半田付き性に劣
るので、半田付き性を良くするためにその下層側電極４
．１０の上に銀を主成分とした上層側電極６，１２を設
けた２層構造にしていた。
（発明が解決しようとする問題点）
ところで、このようなチップ型正特性サーミスタでは、
次・に述べるような問題点があった。
次・に述べるような問題点があった。
第１には、表面に露出する上層側電極６．１２の材料で
ある銀が周囲の環境の影響を受は易く酸化物、塩化物、
硫化物等を形成して半田付き性が悪化してそれを回路基
板に半田付は実装することがむつかしくなるという問題
がある。
ある銀が周囲の環境の影響を受は易く酸化物、塩化物、
硫化物等を形成して半田付き性が悪化してそれを回路基
板に半田付は実装することがむつかしくなるという問題
がある。
第２に、上層側電極６．１２の表面が清浄であれば半田
付き性が悪化することはないが、それを回路基板に半田
付は実装するときに上層側電極６゜１２を構成する銀が
溶融半田中に拡散するという、いわゆる半田食われが発
生するとい−う問題がある。
付き性が悪化することはないが、それを回路基板に半田
付は実装するときに上層側電極６゜１２を構成する銀が
溶融半田中に拡散するという、いわゆる半田食われが発
生するとい−う問題がある。
第３に第７図（ａ）とか第７図（ｂ）のようなものでは
、素体２の両側部において互いに対向する雨上層側１！
極６，１２の銀が高湿の雰囲気中で直流電圧を印加され
続けた場合では、いわゆる銀マイグレーションを呈して
しまって最悪の場合では山上層側電極６．１２どうしが
電気的に短絡してしまうという問題がある。
、素体２の両側部において互いに対向する雨上層側１！
極６，１２の銀が高湿の雰囲気中で直流電圧を印加され
続けた場合では、いわゆる銀マイグレーションを呈して
しまって最悪の場合では山上層側電極６．１２どうしが
電気的に短絡してしまうという問題がある。
第４に上層側電極６．１２の材料に銀を使用しているが
、銀のコストが高くつくという問題がある。
、銀のコストが高くつくという問題がある。
本発明は、上記各問題点に鑑みてなされたものであって
、下層側電極の材料として従来通りニッケルを用いるが
、表面に露出する上層側電極の材料としては銀の代わり
に半田を用いることで、周囲の環境により半田付き性が
悪化したり、根負われが生じたり、銀マイグレーション
を呈したり、コスト的に不利になったりしないようなチ
ップ型正特性サーミスタを提供することを目的としてい
る。
、下層側電極の材料として従来通りニッケルを用いるが
、表面に露出する上層側電極の材料としては銀の代わり
に半田を用いることで、周囲の環境により半田付き性が
悪化したり、根負われが生じたり、銀マイグレーション
を呈したり、コスト的に不利になったりしないようなチ
ップ型正特性サーミスタを提供することを目的としてい
る。
（問題点を解決するための手段）
本発明は前記目的を達成するために、素体の両側部のそ
れぞれに設けられる電極を、ニッケルの下層側電極と半
田の上層側電極との少なくとも２層構造にしたことを特
徴としている。
れぞれに設けられる電極を、ニッケルの下層側電極と半
田の上層側電極との少なくとも２層構造にしたことを特
徴としている。
（作用）
下層側電極をニッケルで構成しているから、素体との間
のオーミック接触を得ることができる一方、上層側電極
を半１月で構成しているから、銀のようにその表面に酸
化物、塩化物、硫化物が形成され易いとうことがなくな
るとともに、銀のような半田食われも、銀マイグレーシ
ョンも生じることがなく、かつ、半田であるからコスト
的に有利である。
のオーミック接触を得ることができる一方、上層側電極
を半１月で構成しているから、銀のようにその表面に酸
化物、塩化物、硫化物が形成され易いとうことがなくな
るとともに、銀のような半田食われも、銀マイグレーシ
ョンも生じることがなく、かつ、半田であるからコスト
的に有利である。
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。第１図は本発明の実施例に係るチップ型正特性サーミ
スタの横断面図である。２０は素体である。この素体２
０の両側部のそれぞれには、その両端面２１から側周面
２３にまで延びて形成された、２層構造の電極２２が形
成されている。
。第１図は本発明の実施例に係るチップ型正特性サーミ
スタの横断面図である。２０は素体である。この素体２
０の両側部のそれぞれには、その両端面２１から側周面
２３にまで延びて形成された、２層構造の電極２２が形
成されている。
この電極２２は素体２０側の下層側電極２４と、表面側
の上層側電極２６とで構成されている。下層側電極２４
はニッケルで構成され、上層側電極２６は半田で構成さ
れている。
の上層側電極２６とで構成されている。下層側電極２４
はニッケルで構成され、上層側電極２６は半田で構成さ
れている。
このような構成を有する本発明のチップ型正特性サーミ
スタの製造要領について第２図〜第５図を参照して説明
する。まず、第２図の一部破断斜視図に示すように、磁
器半導体の長手角板状の素体２８の全面に下層側電極と
なるニッケル膜３０を形成する。ニッケル膜を形成した
素体２８を第３図に示すように、ステンレス製の容器３
２の中に収納し、この容器３２内にアルミナ粒粉３４を
入れ、そのアルミナ粒粉３４中にその素体２８が埋まる
ようにする。
スタの製造要領について第２図〜第５図を参照して説明
する。まず、第２図の一部破断斜視図に示すように、磁
器半導体の長手角板状の素体２８の全面に下層側電極と
なるニッケル膜３０を形成する。ニッケル膜を形成した
素体２８を第３図に示すように、ステンレス製の容器３
２の中に収納し、この容器３２内にアルミナ粒粉３４を
入れ、そのアルミナ粒粉３４中にその素体２８が埋まる
ようにする。
この状態で素体２８の全面を覆っているニッケル膜３０
がオーミック性を有するように３００°Ｃ〜５００℃の
高温の熱処理を施す。この場合、その熱処理温度が３０
０℃以下であると、オーミック性接触が不十分となり、
また５００℃以上であれば、ニッケル膜３０の酸化が進
行して後工程での半田付き性が悪化する。また、アルミ
ナ粒粉３４を用いないで直接、その素体２８が空気に触
れる状態で高温熱処理した場合では、ニッケル膜３０表
面の酸化が進行して上記と同様に後工程での半田付き性
が悪化する。この場合、アルミナ粒粉３４の代わりにジ
ルコニア粒粉のように化学的作用が無いか、あるいは化
学的作用の小さな粒粉を用いてもよい。
がオーミック性を有するように３００°Ｃ〜５００℃の
高温の熱処理を施す。この場合、その熱処理温度が３０
０℃以下であると、オーミック性接触が不十分となり、
また５００℃以上であれば、ニッケル膜３０の酸化が進
行して後工程での半田付き性が悪化する。また、アルミ
ナ粒粉３４を用いないで直接、その素体２８が空気に触
れる状態で高温熱処理した場合では、ニッケル膜３０表
面の酸化が進行して上記と同様に後工程での半田付き性
が悪化する。この場合、アルミナ粒粉３４の代わりにジ
ルコニア粒粉のように化学的作用が無いか、あるいは化
学的作用の小さな粒粉を用いてもよい。
上記熱処理の後は、その素体２８を容器３２から引き上
げ、次いで、第４図に示すように、常体２８の両面の中
央部のニッケル膜３０をサンドブラスト法等によりその
長手方向に沿って一部除去する。ニッケル膜３０を除去
された箇所は、素体２８面が露出している。
げ、次いで、第４図に示すように、常体２８の両面の中
央部のニッケル膜３０をサンドブラスト法等によりその
長手方向に沿って一部除去する。ニッケル膜３０を除去
された箇所は、素体２８面が露出している。
このようにして、ニッケル膜３０を一部除去された素体
２８を、第５図に示すように、切断線３６に沿ってチッ
プ形状に切断する。この切断により多数のチップ切断片
３８・・・が得られる。そして、各チップ切断片３８・
・・を２５０℃の高温で溶融状態にある半田中に浸漬さ
せて、そのニッケル膜３０部分に上層側電極を構成する
半田を被覆させる。
２８を、第５図に示すように、切断線３６に沿ってチッ
プ形状に切断する。この切断により多数のチップ切断片
３８・・・が得られる。そして、各チップ切断片３８・
・・を２５０℃の高温で溶融状態にある半田中に浸漬さ
せて、そのニッケル膜３０部分に上層側電極を構成する
半田を被覆させる。
この場合の半田のフラックスとしてはガンマラックスＳ
を用いている。このようにして、ニッケル膜３０に半田
を被覆した素体２８をトリクレンで洗浄し、次いで湯洗
いする。
を用いている。このようにして、ニッケル膜３０に半田
を被覆した素体２８をトリクレンで洗浄し、次いで湯洗
いする。
なお、上記工程においては、第４図のような素体２８を
チップ形状に切断した後で、半田被覆させたが、その切
断前に半田被覆させてからチップ形状に切断してもよい
。
チップ形状に切断した後で、半田被覆させたが、その切
断前に半田被覆させてからチップ形状に切断してもよい
。
上記各工程により、第１図に示されるような本発明のチ
ップ型正特性サーミスタが得られる。
ップ型正特性サーミスタが得られる。
次に、第１図における本発明品と第７図における従来品
との比較試験について以下、説明する。
との比較試験について以下、説明する。
■半田付き性：
従来品と本発明品とを８０℃の恒温槽中に収納して２４
０時間放置した後、それらをロジン系フラックスのメタ
ノール溶液に浸漬塗布し、２３０℃の溶融半田（錫：鉛
＝８０： ４０の割合で構成されたもの。）中に２秒間
浸漬した。その結果、それらの半田の被覆面積をしらべ
てみたところ、従来品では７０〜８０％であったのに対
して、本発明品では８５〜９５％であった。このことは
、本発明品の方が従来品よりも半田付き性が優れている
ことを示している。
０時間放置した後、それらをロジン系フラックスのメタ
ノール溶液に浸漬塗布し、２３０℃の溶融半田（錫：鉛
＝８０： ４０の割合で構成されたもの。）中に２秒間
浸漬した。その結果、それらの半田の被覆面積をしらべ
てみたところ、従来品では７０〜８０％であったのに対
して、本発明品では８５〜９５％であった。このことは
、本発明品の方が従来品よりも半田付き性が優れている
ことを示している。
また、上記のように恒温槽中での８０℃放置をしないで
従来品と本発明品との半田の付着具合をしらべてみたと
ころ、次のようであった。すなわ□ち、第６図は従来品
のチップ型正特性サーミスタと本発明品のチップ型正特
性サーミスタとの回路基板におけるリフロー半田付けに
よる半田付き性を示すものである。第６図（ａ）は従来
品の場合の半田付き性を示すもので、回路基板４０の上
に載置された従来品４２では半田４４がそれの両側部４
６の下方で付着しているだけであるのに対し、第６図（
ｂ）の本発明品４８では半田４４がそれの両側部５０の
全体にも付着しており、本発明品の方がその半田付き性
は良好であった。
従来品と本発明品との半田の付着具合をしらべてみたと
ころ、次のようであった。すなわ□ち、第６図は従来品
のチップ型正特性サーミスタと本発明品のチップ型正特
性サーミスタとの回路基板におけるリフロー半田付けに
よる半田付き性を示すものである。第６図（ａ）は従来
品の場合の半田付き性を示すもので、回路基板４０の上
に載置された従来品４２では半田４４がそれの両側部４
６の下方で付着しているだけであるのに対し、第６図（
ｂ）の本発明品４８では半田４４がそれの両側部５０の
全体にも付着しており、本発明品の方がその半田付き性
は良好であった。
■半田食われ性：
従来品と本発明品とを２５０℃の噴流半田（錫：鉛＝６
０：４０）中に１０秒間浸漬した。この場合、フラック
スは上記■の場合と同じである。
０：４０）中に１０秒間浸漬した。この場合、フラック
スは上記■の場合と同じである。
その結果、従来品では銀が半田に半分以上の面積におい
て食われてしまって消失していたが、本発明品では半田
食われは認められなかった。
て食われてしまって消失していたが、本発明品では半田
食われは認められなかった。
■マイグレーション：
従来品と本発明品とを共に４０℃、９０〜９５％１１
Ｈの環境下において各５０個に３０００時間、直流３ｖ
の連続印加をしたところ、従来品では７箇に銀マイグレ
ーションが認められたが、本発明品ではマイグレーショ
ンの跡は認められなかった。
Ｈの環境下において各５０個に３０００時間、直流３ｖ
の連続印加をしたところ、従来品では７箇に銀マイグレ
ーションが認められたが、本発明品ではマイグレーショ
ンの跡は認められなかった。
■コスト：
従来品では銀を用いているから高価であるが、本発明品
では銀を用いていないから安価になる。
では銀を用いていないから安価になる。
（効果）
以上説明したことから明らかなように本発明によれば、
素体の両側部のそれぞれに設けられる２層構造の電極の
内、下層側電極をニッケルで構成したから、素体との間
のオーミック接触を得ることができる一方、上層側電極
を半田で構成したから、銀のようにその表面に酸化物、
塩化物、硫化物が形成され易いとうことがなくなって半
田付き性が良好になるとともに、銀のような半田食われ
も、銀マイグレーションも生じず、しがも半田であるか
らコスト的に有利なチップ型正特性サーミスタを提供す
ることができる。
素体の両側部のそれぞれに設けられる２層構造の電極の
内、下層側電極をニッケルで構成したから、素体との間
のオーミック接触を得ることができる一方、上層側電極
を半田で構成したから、銀のようにその表面に酸化物、
塩化物、硫化物が形成され易いとうことがなくなって半
田付き性が良好になるとともに、銀のような半田食われ
も、銀マイグレーションも生じず、しがも半田であるか
らコスト的に有利なチップ型正特性サーミスタを提供す
ることができる。
第１図ないし第６図は本発明に係り、第１図は本発明の
一実施例のチップ型正特性サーミスタの横断面図、第２
図ないし第５図は第１図のチップ型正特性サーミスタの
製造要領の説明に供する各工程図、第６図は従来品と本
発明品との半田付き性を比較を示すもので、第６図（ａ
）は従来品の場合、第６図（ｂ）は本発明品の場合をそ
れぞれ示す図である。 第７図（ａ）（ｂ）（ｃ）は各従来例のチップ型正特性
サーミスタの横断面図である。 ２０・・・素体、２２・・・電極、２４・・・下層側電
極、２６・・・上層側電極。
一実施例のチップ型正特性サーミスタの横断面図、第２
図ないし第５図は第１図のチップ型正特性サーミスタの
製造要領の説明に供する各工程図、第６図は従来品と本
発明品との半田付き性を比較を示すもので、第６図（ａ
）は従来品の場合、第６図（ｂ）は本発明品の場合をそ
れぞれ示す図である。 第７図（ａ）（ｂ）（ｃ）は各従来例のチップ型正特性
サーミスタの横断面図である。 ２０・・・素体、２２・・・電極、２４・・・下層側電
極、２６・・・上層側電極。
Claims (1)
- （１）素体の両側部のそれぞれに電極を設けてなるチッ
プ型正特性サーミスタであって、前記電極がニッケルの
下層側電極と半田の上層側電極との少なくとも２層構造
にされていることを特徴とするチップ型正特性サーミス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28768687A JPH01128501A (ja) | 1987-11-13 | 1987-11-13 | チップ型正特性サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28768687A JPH01128501A (ja) | 1987-11-13 | 1987-11-13 | チップ型正特性サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128501A true JPH01128501A (ja) | 1989-05-22 |
| JPH0557721B2 JPH0557721B2 (ja) | 1993-08-24 |
Family
ID=17720417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28768687A Granted JPH01128501A (ja) | 1987-11-13 | 1987-11-13 | チップ型正特性サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234101A (ja) * | 1990-12-28 | 1992-08-21 | Mitsubishi Materials Corp | チップ型サーミスタおよびその製造方法 |
| WO2007118472A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung |
-
1987
- 1987-11-13 JP JP28768687A patent/JPH01128501A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234101A (ja) * | 1990-12-28 | 1992-08-21 | Mitsubishi Materials Corp | チップ型サーミスタおよびその製造方法 |
| WO2007118472A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung |
| JP2009534814A (ja) * | 2006-04-18 | 2009-09-24 | エプコス アクチエンゲゼルシャフト | 電気ｐｔｃサーミスタ部品とその製造方法 |
| US8154379B2 (en) | 2006-04-18 | 2012-04-10 | Epcos Ag | Electrical PTC thermistor component, and method for the production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557721B2 (ja) | 1993-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6660554B2 (en) | Thermistor and method of manufacture | |
| KR100610493B1 (ko) | 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법 | |
| JP2002217434A (ja) | 太陽電池、太陽電池用インターコネクターおよびストリング | |
| JP2017523415A (ja) | センサ素子、センサ装置、およびセンサ素子とセンサ装置の製造方法 | |
| GB2137809A (en) | A ceramic package for semiconductor devices | |
| JPWO2019116814A1 (ja) | チップ抵抗器 | |
| JP2014053599A (ja) | 電子回路モジュール部品 | |
| US3310718A (en) | Impedance element with alloy connector | |
| US5957364A (en) | Integrated solder preform array having a tin outer coating | |
| JPH01128501A (ja) | チップ型正特性サーミスタ | |
| JP7372813B2 (ja) | チップ部品 | |
| WO2021044876A1 (ja) | 抵抗器、その製造方法及び抵抗器を備えた装置 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JPS638605B2 (ja) | ||
| JP5209260B2 (ja) | 抵抗器の製造方法 | |
| JPH01146301A (ja) | 正特性サーミスタの製造方法 | |
| JP3031026B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| KR860000476B1 (ko) | 전자 부품용 리드선 제조 방법 | |
| JP2008177560A (ja) | 太陽電池およびストリング | |
| JP2560872B2 (ja) | 正特性サーミスタの製造方法 | |
| JPH0134864Y2 (ja) | ||
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP2518214Y2 (ja) | 低電力溶断形ヒューズ抵抗器 | |
| JPS5885502A (ja) | 厚膜バリスタの製造法 | |
| JP2021068764A (ja) | チップ部品およびチップ部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 15 |