JPH08222840A

JPH08222840A - 電極パッド付き回路基板およびその製造方法

Info

Publication number: JPH08222840A
Application number: JP2658395A
Authority: JP
Inventors: Yoshikazu Nakada; 好和中田; Akira Miki; 明三城; Kazunari Tanaka; 一成田中
Original assignee: Sumitomo Metal SMI Electronics Device Inc; Sumitomo Metal Industries Ltd
Current assignee: Sumitomo Metal SMI Electronics Device Inc; Nippon Steel Corp
Priority date: 1995-02-15
Filing date: 1995-02-15
Publication date: 1996-08-30

Abstract

(57)【要約】【構成】電極パッド中央部の凹みが３μｍ以上である
電極パッド２０を有している電極パッド付き回路基板。【効果】フリップチップ方式によるＬＳＩとの接続の
際に、半球状である半田バンプ２３と電極パッド２０の
中央部との位置合わせが容易となる。このため、半田バ
ンプ２３と電極パッド２０の中心が合致し易くなり、熱
サイクル負荷時においても半田バンプ２３と電極パッド
２０との接続部不良の発生を防ぐことができる。また、
電極パッド２０の形状が凹状であることにより、電極パ
ッド２０と半田バンプ２３との接触面積を増大させ、接
着性を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電極パッド付き回路基板
及びその製造方法に関し、より詳細にはフリップチップ
法によるＬＳＩの接続に優れた電極パッド付き回路基板
及びその製造方法に関する。

【０００２】

【従来の技術】近年、電子機器はますます高性能化、小
型化、高密度化が進んできており、これらに実装される
半導体装置の多ピン化、マルチチップ化も急速に進めら
れつつある。これに伴い、ＬＳＩのボンディング法とし
ては、ワイヤボンディング法、ＴＡＢ（ＴａｐｅＡｕ
ｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式よりも、フリッ
プチップ方式が多く採用されるようになってきている。
フリップチップ方式とはＬＳＩの一主面に形成されたパ
ッド上にさらに半田バンプを形成し、基板側電極パッド
と接続する方法であり、（１）接続長さが短縮でき電気
特性が良好である。（２）狭ピッチにしなくてもパッド
を多く形成することができる。（３）ＬＳＩ面積／パッ
ケージ面積の比を大きくすることができる。（４）実装
厚を薄くすることができる等の長所を有している。

【０００３】前記フリップチップ方式における半田バン
プ接続用の電極パッドをセラミックス基板上に形成する
方法としては、導体ペーストを電極パッド形成部にスク
リーン印刷法にて塗布し、焼成後にメッキ工程を行う方
法が一般的であり、他には、スパッタリング法により形
成する方法もあるが、設備コスト、生産コストが極めて
高く、実際にはあまり採用されていない。

【０００４】図３は、従来のフリップチップ方式により
ＬＳＩと基板とが接続された状態を示した模式的断面図
であり、図中２３は半田バンプを示している。半田バン
プ２３はＬＳＩ２４側に形成されており、ＬＳＩ２４
は、半田バンプ２３、電極パッド２２を介して基板２１
と接続され、導通が図られている。このフリップチップ
方式による接続工程は、半田バンプ２３が形成されたＬ
ＳＩ２４を、半田バンプ２３が基板２１上に形成された
電極パッド２２上になるよう位置合わせし、フラックス
（図示せず）による仮付けの後、リフロー処理により半
田を溶融させる工程を含んでいる。

【０００５】

【発明が解決しようとする課題】ＬＳＩ２４に形成され
た半田バンプ２３は溶融させることによりＬＳＩ２４に
被着させるが、半田バンプ２３の溶融の際の表面張力に
より、半田バンプ２３の形状は図３に示すような半球状
（凸状）となる。

【０００６】他方、基板２１上の電極パッド２２はスク
リーン印刷法にて形成され、同じく図３に示すような凸
状となる。

【０００７】このため、ＬＳＩ２４上に形成された半田
バンプ２３と基板２１上の電極パッド２２との前記仮付
け時において、前記凸状どうしがぶつかることにより双
方の位置がずれやすいという課題があった。また、双方
がずれた状態でリフロー処理が行われた場合、位置ズレ
したままの状態でＬＳＩ２４と基板２１とが接続され、
温度サイクルにより半田バンプ２３内にソルダクラック
が生じたり、ＬＳＩ２４側の電極部（図示せず）にクラ
ックが生じる虞がある等の課題があった。また、スクリ
ーン印刷法により電極パッド２２を形成するため、電極
パッド２２の高さにバラツキが発生し易く、半田バンプ
２３との接続不良が起こり易いといった課題があった。

【０００８】本発明は上記課題に鑑みなされたものであ
り、半田バンプと電極パッドとの接着性を向上させ、大
きな熱サイクル負荷が作用しても半田バンプと電極パッ
ドとの接続部不良の発生をなくすことができる電極パッ
ド付き回路基板およびその製造方法を提供することを目
的としている。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る電極パッド付き回路基板は、電極パッド
中央部の凹みが３μｍ以上である電極パッドを有してい
ることを特徴としている（１）。

【００１０】また本発明に係る電極パッド付き回路基板
の製造方法は、上記（１）記載の電極パッド付き回路基
板の製造方法であって、セラミックス基板上もしくはセ
ラミックスグリーンシート上にフォトレジスト層を形成
するフォトレジスト層形成工程と、前記フォトレジスト
層に電極パッド形成パターン状に凹部を形成する凹部形
成工程と、前記凹部に導体ペーストを充填する導体ペー
スト充填工程と、焼成により前記導体ペースト中の導体
成分を前記セラミックス基板上もしくはセラミックスグ
リーンシートに焼き付ける焼き付け工程とを含んでいる
ことを特徴としている。

【００１１】以下、本発明に係る電極パッド付き回路基
板の製造方法を図１（ａ）〜（ｇ）に基づいて説明す
る。

【００１２】まずフォトレジスト層形成工程として、液
状のフォトレジストを用いて、セラミックス基板１１上
にポジ型フォトレジスト層１２を形成する（図１
（ａ））。

【００１３】本発明に使用するセラミックス基板１１と
しては、配線基板として使用することができるものであ
れば特に限定されず、セラミックス基板として通常使用
されるアルミナセラミックス基板の他、例えばムライト
セラミックス基板、ガラスセラミックス基板、窒化アル
ミニウムセラミックス基板などが挙げられ、内部に配線
などが形成された基板であってもよい。

【００１４】また、本発明に使用するセラミックスグリ
ーンシートは、前記セラミックス基板１１の原料粉末を
樹脂、溶剤、可塑剤等と混合したものを使用して形成す
ることができ、内部に配線などが形成されたセラミック
スグリーンシートであってもよい。

【００１５】セラミックス基板１１もしくは前記セラミ
ックスグリーンシートの上に形成されるフォトレジスト
層１２としてはネガ型のものでも、ポジ型のものでも使
用することができる。ポジ型のフォトレジスト層１２を
形成する場合は、まず液状のポジ型フォトレジストを例
えばロールコーター法、バーコーター法、ディプ法、ホ
イラー法（スピンナー法）などの方法によりセラミック
ス基板１１表面もしくはセラミックスグリーンシート表
面に塗布した後、セラミックス基板１１もしくはセラミ
ックスグリーンシートをオーブンにいれて約８７〜９０
℃で３０〜４０分程度オーブン等により加熱し、フォト
レジストを乾燥、固化させ、ポジ型のフォトレジスト層
１２を形成する。前記液状のフォトレジストとしては、
例えばヘキストジャパン社製のＡＺ４９０３、ＡＺ４６
２０Ａ、東京応化工業社製のＯＰレジスト、東京エレク
トロン社製のアキュトレース、日本チバガイギー社製の
プロビマーなどが挙げられる。

【００１６】フォトレジスト層１２の厚みは１０〜５０
μｍが好ましい。フォトレジスト層１２の厚みが１０μ
ｍ未満では、後工程においてフォトレジスト層１２に形
成された凹部１５に導体ペースト１６を充填することが
困難になり、他方、フォトレジスト層１２の厚みが５０
μｍを超えると後工程で現像処理した場合、微細な電極
パッドパターンの形成が困難になる。なお、前記液状フ
ォトレジストを用い、１０μｍ〜５０μｍのフォトレジ
スト層１２をセラミックス基板１１に均一に形成するに
は、前記塗布法のうち、ロールコーター法またはバーコ
ーター法がより好ましい。液状のフォトレジストを使用
することにより、セラミックス基板１１上に形成された
フォトレジスト層１２はセラミックス基板の凹凸に余り
影響されず、平坦性の高いフォトレジスト層１２を形成
することができる。

【００１７】ネガ型のフォトレジスト層１２を形成する
場合も、液状のネガ型フォトレジストを用い、前記ポジ
型フォトレジストの場合と同様にフォトレジスト層１２
を形成することができる。

【００１８】また、ドライフィルムレジストをセラミッ
クス基板１１上もしくはセラミックスグリーンシート上
にラミネートしてもよい。ドライフィルムレジストのラ
ミネート方法はセラミックス基板１１もしくは前記セラ
ミックスグリーンシートを１００℃前後に加熱し、ドラ
イフィルムレジストを熱圧着させればよく、ドライフィ
ルムレジストとしてはデュポン社製商品名リストン、三
菱レイヨン製商品名ダイヤロンなどが挙げられる。

【００１９】以上のフォトレジストのうち、優れた解像
度、現像工程において膨潤がないこと、セラミックス基
板、セラミックスグリーンシートとの接着性に優れるこ
となどの理由によれば、液状ポジ型フォトレジストが最
も好ましい。

【００２０】次に、凹部形成工程として、フォトレジス
ト層１２に凹部１５を形成する方法について説明する。

【００２１】セラミックス基板１１上もしくはセラミッ
クスグリーンシート上に形成されたフォトレジスト層１
２に凹部１５を形成する方法としては、フォトリソグラ
フィーの手法を用いる方法とレーザー光の照射によりフ
ォトレジスト層１２を分解、消失させる方法とがある
が、電極パッド２０のサイズは通常、３０μｍから２０
０μｍ程度であるため、この範囲のサイズの凹部を簡便
なプロセスで一括して形成できるフォトリソグラフィー
法が好ましく、ここではフォトリソグラフィーの手法に
より行った場合を説明する。

【００２２】フォトレジスト層１２に所定の電極パッド
形成パターン１８を有するフォトマスク１３を介して紫
外線１４等による露光処理を施し、その後現像処理を施
すことにより、フォトレジスト層１２に電極パッド形成
パターン１８状に凹部１５を形成する（図１（ｃ））。

【００２３】紫外線１４などによる露光処理の条件は特
に限定されないが、露光量は通常７００〜８００ｍＪ／
ｃｍ² が好ましい。前記露光量が７００ｍＪ／ｃｍ² 未
満であると現像によりセラミックス基板１１の表面まで
達する凹部１５を完全に形成することが難しく、他方前
記露光量が８００ｍＪ／ｃｍ² を超えるとオーバー露光
となり、凹部１５の断面形状が逆台形になるため好まし
くない。

【００２４】前記現像処理の条件も特に限定されるもの
ではなく、通常行われるスプレー法又は浸漬揺動法など
の方法により現像処理を施すことができる。

【００２５】この後、後工程で導体ペースト１６を充填
する際にフォトレジスト層１２の凹部１５が変形しない
ように、フォトレジスト層１２を約８７〜９０℃で３０
〜４０分程度加熱することが好ましい。

【００２６】次に導体ペースト充填工程として、フォト
レジスト層１２に形成された凹部１５に電極パッド形成
用の導体ペースト１６を充填する（図１（ｄ））。

【００２７】電極パッド形成用の導体ペースト１６は導
体粉末、無機結合粉末、樹脂および溶剤とからなり、導
体ペースト１６中の導体成分としては、セラミックス配
線板の電極材料として公知の導体粉末を使用することが
できるが、その具体例として、例えばＡｕ、Ａｇ、Ａｇ
／Ｐｄ、Ｃｕ、Ｎｉ、Ｍｏ、Ｗ等が挙げられる。また、
前記無機結合粉末は電極パッド２０をセラミックス基板
１１に接着させる作用があるものであればよく、ガラス
粉末、セラミックス粉末、金属酸化物粉末などが挙げら
れる。さらに前記樹脂は通常の導体ペーストに使用され
る公知の樹脂でよいが、フォトレジスト層１２を溶解除
去する場合にはこの溶解除去の際に溶解しない非水溶性
の樹脂が好ましい。前記樹脂の具体例としては、例えば
エチルセルロース、アクリル樹脂、メタクリル樹脂など
が挙げられる。

【００２８】また導体ペースト１６の溶剤には、フォト
レジスト層１２を溶解しないものを用いる必要がある。
これは、フォトレジスト層１２を溶解する溶剤を用いて
導体ペースト１６を調整した場合、フォトレジスト層１
２の凹部１５に導体ペースト１６を充填するとポジ型フ
ォトレジスト層１２が前記溶剤に溶解し、凹部１５の形
状が崩れるためである。フォトレジスト層１２を溶解し
ない溶剤としては、例えばトルエン、キシレン、ショウ
ノウ油、テレビン油、パイン油、フェニルシクロヘキサ
ン、ドデシルベンゼン等、誘電率の低い炭化水素系溶剤
が挙げられる。

【００２９】導体ペースト１６をフォトレジスト層１２
の凹部１５に充填するにはスキージ（図示せず）を用
い、導体ペースト１６を凹部１５に直接刷り込むように
充填する方法を取るのが好ましい。スキージの材質とし
てはゴム、テフロンが好ましい。なお、凹部１５以外の
フォトレジスト層１２の表層に導体ペースト１６が多少
残存した場合には、導体ペースト１６の付着していない
スキージを用いて掻き取ることにより殆ど除去すること
ができる。さらに、前記操作によっても除去できない極
薄い導体ペースト１６の層が存在する場合は、導体ペー
スト１６を乾燥させた後、ラッピングフィルム（砥粒と
して粒径１μｍ程度のアルミナが被着しているもの）を
用いて除去すればよい。また、凹部１５内に導体ペース
ト１６の充填不良が生じた場合には、充填方向を初期の
充填方向より９０度変換して再度充填すれば、完全に充
填することができる。

【００３０】導体ペースト１６を充填した後の乾燥処理
は、溶剤が完全に揮発する条件が好ましく、例えば、８
７〜９０℃で１０〜２０分程度の加熱処理が好ましい。

【００３１】次に、セラミックス基板１１上もしくはセ
ラミックスグリーンシート及びその上に電極パッド形成
パターン１８状に形成された導体の、焼き付け工程を行
うのであるが、その前に、フォトレジスト層１２を消失
させておくことが好ましい。焼き付け工程時にフォトレ
ジスト層１２を焼却することにより消失させることも可
能であるが、フォトレジスト層１２は難焼却性のため焼
成後に未焼却部が残る場合があるためである。フォトレ
ジスト層１２の消失工程は、フォトレジスト層１２を溶
解する溶液で現像処理を施して溶解除去すればよい。フ
ォトレジスト層１２を溶解させる溶液としては例えばカ
セイソーダ水等のアルカリ性水溶液が挙げられる。

【００３２】以上フォトレジスト層１２がポジ型である
場合について述べてきたが、ネガ型である場合は、セラ
ミックス基板１１もしくはセラミックスグリーンシート
上へのフォトレジスト層１２の形成は液状ネガ型フォト
レジストの塗布、もしくはネガ型ドライフィルムレジス
トをラミネートすればよく、導体ペースト１６の充填も
前記したポジ型フォトレジストを使用した場合と同様の
方法及び条件で行うことができる。また、フォトレジス
ト層１２の消失工程は、導体ペースト１６が充填された
フォトレジスト層１２をアルカリ性溶液で処理して溶解
し、フォトレジスト層１２を消失させることにより行
う。前記アルカリ性溶液としてはポジ型フォトレジスト
を使用した場合と同様のものでよい。

【００３３】以上、前記した諸工程を経ることにより、
セラミックス基板１１もしくはセラミックスグリーンシ
ート上に導体ペースト１６の乾燥体１７のみが残存する
（図１（ｅ））。これを焼成処理することにより、セラ
ミックス基板１１上の導体ペースト１６中の樹脂が分
解、消失し、導体ペースト１６に含まれている導体粉末
が焼結して、セラミックス基板１１上に所定の電極パッ
ド形成パターン１８が形成される（図１（ｆ））。ま
た、セラミックスグリーンシート上に導体ペースト１６
の乾燥体１７を形成した場合は、セラミックスグリーン
シートの焼結と導体の焼結が同時に起こり、セラミック
ス基板１１上に所定の電極パッド形成パターン１８が形
成される。この時、電極パッド形成パターン１８の他に
信号線パターン、グランドパターン、パワーパターン等
を同時に形成しておいてもよい。

【００３４】上記焼成の条件は、通常の焼成条件でよ
い。すなわち、セラミックス基板１１上に導体ペースト
１６の乾燥体１７からなる電極パッド形成パターン１８
を形成した場合は、導体が焼結する焼成条件が適切であ
り、セラミックスグリーンシート上に導体ペースト１６
の乾燥体１７からなる電極パッド形成パターン１８を形
成した場合は、セラミックスグリーンシートの焼結と導
体の焼結が同時に起こる焼成条件が適切である。

【００３５】さらに、上記した電極パッド形成パターン
１８にはＮｉメッキとＡｕメッキを施す（図１（ｇ））
ことが好ましい。メッキ法は電解メッキ法でも無電解メ
ッキ法でもよいが、電解メッキ法は電極パッド形成パタ
ーン１８に通電のための引き出し線を予め形成する必要
があり、さらに、メッキ後に引き出し線を切断する工程
をも必要とすることから、微細な電極パッド形成パター
ン１８へのメッキは無電解メッキ法により行うことが好
ましい。無電解メッキ処理は公知の方法で行うことがで
き、特に限定されることはない。

【００３６】

【作用】本発明に係る電極パッド付き回路基板にあって
は前記電極パッド中央部の凹みが３μｍ以上である前記
電極パッドを有しているため、フリップチップ方式によ
るＬＳＩとの接続の際に、半球状である半田バンプが前
記電極パッドの中央部と位置合わせされ易くなる。この
ため、従来の様に前記半田バンプが基板側に形成された
前記電極パッドの中心からずれて接続されることがなく
なり、大きな熱サイクル負荷が作用しても前記半田バン
プと前記電極パッドとの接続部に不良が発生することは
なくなる。

【００３７】また、前記電極パッドの形状が凹状である
ことにより、前記電極パッドと前記半田バンプとの接触
面積が増大し、接着性が向上する。

【００３８】また、本発明に係る電極パッド付き回路基
板の製造方法にあっては、前記フォトレジスト層に前記
電極パッド形成パターン状に前記凹部を形成する前記凹
部形成工程と、前記凹部に前記導体ペーストを充填する
前記導体ペースト充填工程とを含んででおり、前記フォ
トレジスト層内に形成された前記凹部に前記導体ペース
トを充填した際に、前記導体ペーストの表面張力により
前記充填部の中央部が凹み、前記導体ペースト中の液体
成分である溶剤を揮発させる際にも前記充填部の中央部
がさらに凹むため、前記導体ペーストの乾燥体からなる
前記電極パッドの形状が凹状になる。このため、前記焼
成および前記メッキ後も前記電極パッドの形状は凹状に
なり、本発明に係る中央部が凹んだ電極パッド付き回路
基板を製造することができる。

【００３９】さらに、前記フォトレジスト層の厚みが均
一であるため、前記電極パッド高さのバラツキもほとん
どなくなり、前記半田バンプとの接続不良が皆無とな
る。

【００４０】

【実施例及び比較例】以下、本発明の実施例に係る電極
パッド付き回路基板およびその製造方法を図面に基づい
て説明する。

【００４１】〔実施例１〕まず、厚み２ｍｍ、１辺の長
さ５０ｍｍの正方形状の（アルミナ）セラミックス基板
１１の全面に液状ポジ型フォトレジスト（ヘキストジャ
パン社製ＡＺ４９０３）をバーコーター法により塗布
し、これを、プリベーク処理として、９０℃に保ったオ
ーブン中にいれて３０分間乾燥させ、フォトレジスト層
１２を形成した（図１（ａ））。乾燥後のフォトレジス
ト層１２の膜厚は２５μｍであった。

【００４２】次に、フォトレジスト層１２に所定の電極
パッドパターン（直径；１００μｍの円形状、電極パッ
ド間のピッチ；２５０μｍ）を有するフォトマスク１３
を介して、露光量が７００ｍＪ／ｃｍ² の条件で紫外線
１４による露光処理を施した（図１（ｂ））。

【００４３】次に現像液（ヘキストジャパン社製の４０
０Ｋと水とを１：４の割合で混合した溶液）中にフォト
レジスト層１２を有するアルミナセラミックス基板１１
を浸漬し、浸漬揺動法により現像処理を施して、フォト
レジスト層１２に電極パッド形成パターン１８状の凹部
１５を形成した（図１（ｃ））。

【００４４】次に導体材料として銅粉末８５ｗｔ％、鉛
ホウケイ酸系ガラス粉末３ｗｔ％、アクリル樹脂３ｗｔ
％、溶剤（パイン油）９ｗｔ％を含有する（銅）導体ペ
ースト１６を用い、この導体ペースト１６を凹部１５が
形成されたフォトレジスト層１２上に少量置き、テフロ
ン製のスキージ（サイズ：縦５０ｍｍ、横１００ｍｍ、
厚さ３ｍｍ）（図示せず）をフォトレジスト層１２の表
面に接触させたまま水平に移動させ、フォトレジスト層
１２の凹部１５に導体ペースト１６を擦り込むようにし
て充填した（図１（ｄ））。この時のスキージ移動速度
は２．５ｍｍ／秒に設定した。凹部１５以外のポジ型フ
ォトレジスト層１２の表面に銅導体ペースト１６が残存
した場合は、銅導体ペースト１６の付着していないテフ
ロン製のスキージにて掻き取った。

【００４５】その後、前記工程を経たセラミックス基板
１１をオーブンにいれ、凹部１５に充填された導体ペー
スト１６を９０℃で１０分間加熱することにより乾燥さ
せ、溶剤を揮発させると共に、導体ペースト１６中の原
料粉末をセラミックス基板１１に結着させた。テフロン
製のスキージによる掻き取り処理でも除去できなかった
余剰の導体ペースト（例えば厚み約２μｍ）に関しては
その後ラッピングフィルム（砥粒として粒径１μｍのア
ルミナが接着しているもの）を用いてフォトレジスト層
１２の表面を約１０秒間研磨し、除去した。

【００４６】次に前記工程を経たセラミックス基板１１
を室温のＮａＯＨ３％水溶液に１分間浸漬し揺動させる
ことにより現像処理を施し、フォトレジスト層１２を溶
解、消失させ、セラミックス基板１１上に導体ペースト
の乾燥体１７のみを残した（図１（ｅ））。

【００４７】次に前記工程を経たセラミックス基板１１
を純窒素ガス雰囲気中、９００℃で焼成することによ
り、導体ペーストの乾燥体１７中の樹脂を分解、消失さ
せ、かつ導体をセラミックス基板１１に焼き付けて、電
極パッド形成パターン１８を形成した（図１（ｆ））。

【００４８】次に、この電極パッド形成パターン１８表
面に、Ｎｉメッキ層が３．５μｍ、Ａｕメッキ層が０．
８μｍとなるように無電解メッキ処理を施してＮｉ、Ａ
ｕの無電解メッキ層１９を形成し、電極パッド２０とし
た（図１（ｇ））。

【００４９】上記メッキ層形成工程は、メッキ前処理溶
液であるセンシタイジング溶液及びアクチベーティング
溶液、Ｎｉメッキ液、Ａｕメッキ液に順次浸漬すること
により行った。なお、各溶液から取り出したサンプルは
充分に水洗して次の溶液に浸漬した。

【００５０】［実施例２］（アルミナ）セラミックス基
板１１の代わりに（アルミナ）グリーンシートを用い、
導体ペースト１６としてはタングステン導体ペーストを
用い、焼成条件としては窒素−水素−水蒸気雰囲気で加
熱温度１５５０℃とした他は、実施例１の場合と同様に
して電極パッド２０を形成した。

【００５１】図２は、このようにして得られた実施例１
及び実施例２に係る電極パッド付き回路基板にＬＳＩを
接続した状態を示した模式的断面図である。半田バンプ
２３はＬＳＩ２４側に形成されており、ＬＳＩ２４は、
半田バンプ２３、電極パッド２０を介してセラミックス
基板１１と接続され、導通が図られている。電極パッド
２０の形状を表面荒さ計にて測定したところ中央部の凹
みは３μｍ以上であった。また、電極パッド２０の高さ
のバラツキは±０．５μｍ以内であった。

【００５２】ここで、電極パッド２０の高さのバラツキ
は、まず上記実施例により製造した各２０個のサンプル
に形成された電極パッド２０の高さを（東京精密社製
ｓｕｒｆｃｏｍｌ１２Ｂ）により測定し、得られた電極
パッド高さの最大値と最小値の差を求めたものである。

【００５３】次に、Ｐｂ−５Ｓｎからなる半田バンプ２
３（バンプ高さ１００μｍ）を介し、実施例１及び実施
例２に係る電極パッド付き回路基板にＬＳＩ（チップサ
イズ９ｍｍ×９ｍｍ）２４を仮つけし、その後リフロー
処理（加熱温度３６０℃）を施して接続した（図２）。
これらに対し、熱サイクルテストとして、−４５℃〜１
００℃の大気中において１サイクル／１時間の温度サイ
クル下で、接続抵抗値増大によるチップ累積不良率とテ
スト時間との関係を求めた結果、５０００サイクル後に
おいても前記チップ累積不良率は０％であった。なお、
チップ不良の判断としては、ＬＳＩ２４内の半田バンプ
２３の内１つでも０．０５Ω以上（測定電流１ｍＡ）の
抵抗増が観察されればそのＬＳＩ２４は不良とみなし
た。

【００５４】［比較例１］一方、従来から行われている
方法で電極パッドを形成した場合と具体的に比較するた
め、比較例としてセラミックス基板２１上に直接スクリ
ーン印刷法を用いて電極パッド２２を形成したものを採
用した。

【００５５】すなわち比較例１では、実施例１で使用し
たセラミックス基板１１上に実施例１で使用した導体ペ
ースト１６を用いてスクリーン印刷法により導体ペース
ト１６のパターンを形成し、焼成後、実施例１の場合と
同様にＮｉメッキ、Ａｕメッキ処理を施した。

【００５６】このようにして得られた比較例１に係る電
極パッド付き回路基板の電極パッド２２の形状を表面荒
さ計にて測定したところ、中央部が周辺部よりも３μｍ
高くなっている凸状であった。また、電極パッド２２の
高さのバラツキは±３μｍであった。

【００５７】また実施例１の場合と同様の熱サイクルテ
ストを行ったところ、１０００サイクル時までに累積不
良率は１００％に達した。

【００５８】［比較例２］比較例２では、実施例２で使
用したグリーンシートに、実施例２で使用したタングス
テンペーストを用いてスクリーン印刷法により、導体ペ
ースト１６のパターンを形成し、焼成後、実施例２の場
合と同様にＮｉメッキ、Ａｕメッキ処理を施した。

【００５９】このようにして得られた比較例２に係る電
極パッド付き回路基板の電極パッド２２の形状を表面荒
さ計にて測定したところ、中央部が周辺部よりも２μｍ
高くなっている凸状であった。また、電極パッド２２の
高さのバラツキは±３μｍであった。

【００６０】また実施例１の場合と同様の熱サイクルテ
ストを行ったところ、１０００サイクル時までに累積不
良率は１００％に達した。

【００６１】［比較例３］比較例３では、実施例１で使
用したセラミックス基板１１上にチタン＋モリブデン＋
銅からなる試料を用いて、スパッタリング法により導体
パターンを形成し、実施例１の場合と同様にＮｉメッ
キ、Ａｕメッキ処理を施した。

【００６２】このようにして得られた比較例３に係る電
極パッド付き回路基板の電極パッド２２の形状を表面荒
さ計にて測定したところ、表面荒さが±０．５μｍ以下
の平滑性を有する矩形状であった。

【００６３】また実施例１の場合と同様の熱サイクルテ
ストを行ったところ、３０００サイクル時までに累積不
良率は１００％に達した。

【００６４】以上説明したように、実施例１、２に係る
電極パッド付き回路基板においては電極パッド２０の高
さばらつきが±０．５μｍと均一化されており、熱サイ
クル負荷を与えた後もチップ累積不良率は０％と、半田
バンプ２３との接続が良好に行われていた。一方、比較
例１、２に係る電極パッド付き回路基板においては、従
来のスクリーン印刷法により直接電極パッド２２を形成
しているので、電極パッド２２の高さばらつきが±３μ
ｍと大きく、また比較例１〜３に係るものすべてが１０
００〜３０００サイクルで累積不良率は１００％に達し
た。

【００６５】

【発明の効果】以上詳述したように本発明に係る電極パ
ッド付き回路基板にあっては、電極パッド中央部の凹み
が３μｍ以上である電極パッドを有しているため、フリ
ップチップ方式によるＬＳＩとの接続の際に、半球状で
ある半田バンプと前記電極パッドの中央部との位置合わ
せが容易となる。このため、従来の様に半田バンプが基
板側に形成された電極パッドの中心からずれて接続され
ることがなくなり、熱サイクル負荷時においても半田バ
ンプと電極パッドとの接続部不良の発生を防ぐことがで
きる。

【００６６】また、電極パッドの形状が凹状であること
により、電極パッドと半田バンプとの接触面積を増大さ
せ、接着性を向上させることができる。

【００６７】また、本発明に係る電極パッド付き回路基
板の製造方法にあっては、前記フォトレジスト層に電極
パッド形成パターン状に凹部を形成する凹部形成工程
と、前記凹部に導体ペーストを充填する導体ペースト充
填工程とをふくんでおり、前記フォトレジスト層内に形
成された前記凹部に導体ペーストを充填した際に、前記
導体ペーストの表面張力により充填部の中央部が凹み、
前記導体ペースト中の液体成分である溶剤を揮発させる
際にも前記充填部の中央部がさらに凹むため、前記導体
ペーストの乾燥体からなる電極パッドの形状が凹状にな
る。このため、前記焼成および前記メッキ後も前記電極
パッドの形状は凹状になり、これら特徴を有する本発明
に係る中央部が凹んだ電極パッド付き回路基板を製造す
ることができる。

【００６８】さらに、前記フォトレジスト層の厚みが均
一であるため、前記電極パッド高さのバラツキもほとん
どなくなり、前記半田バンプとの接続不良を皆無とする
ことができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は本発明の実施例に係る電極パ
ッド付き回路基板の製造方法を各工程順に示した模式的
断面図である。

【図２】実施例に係る電極パッド付き回路基板にＬＳＩ
が実装された状態を示した模式的断面図である。

【図３】比較例に係る電極パッド付き回路基板にＬＳＩ
が実装された状態を示した模式的断面図である。

【符号の説明】

１１セラミックス基板１２フォトレジスト層１５凹部１６導体ペースト１８電極パッド形成パターン２０、２２電極パッド

フロントページの続き (72)発明者田中一成山口県美祢市大嶺町東分字岩倉2701番１株式会社住友金属セラミックス内

Claims

【特許請求の範囲】

【請求項１】電極パッド中央部の凹みが３μｍ以上で
ある電極パッドを有していることを特徴とする電極パッ
ド付き回路基板。
【請求項２】セラミックス基板上もしくはセラミック
スグリーンシート上にフォトレジスト層を形成するフォ
トレジスト層形成工程と、前記フォトレジスト層に電極パッド形成パターン状に凹
部を形成する凹部形成工程と、前記凹部に導体ペーストを充填する導体ペースト充填工
程と、焼成により前記導体ペースト中の導体成分を前記セラミ
ックス基板上もしくはセラミックスグリーンシートに焼
き付ける焼き付け工程とを含んでいることを特徴とする
請求項１記載の電極パッド付き回路基板の製造方法。