JPH01129376A - Information holding circuit - Google Patents
Information holding circuitInfo
- Publication number
- JPH01129376A JPH01129376A JP62287232A JP28723287A JPH01129376A JP H01129376 A JPH01129376 A JP H01129376A JP 62287232 A JP62287232 A JP 62287232A JP 28723287 A JP28723287 A JP 28723287A JP H01129376 A JPH01129376 A JP H01129376A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- capacitor
- source
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000007423 decrease Effects 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000288105 Grus Species 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は太陽電池を有するＩＣカードなどの機器に用
いられる半導体集積回路の回路構成に関する。即ち電源
を太陽電池に依存することにより電源電圧の変動があっ
ても一定時間情報が保持される情報保持回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit configuration of a semiconductor integrated circuit used in equipment such as an IC card having a solar cell. That is, the present invention relates to an information holding circuit that relies on a solar cell as a power source so that information can be held for a certain period of time even if the power supply voltage fluctuates.
（従来の技術）
ＩＣカードに太陽電池、キー？−ド、液晶ディスグレイ
などを搭載したいわゆる汎用ＩＣカードが最近商用化さ
れつつある（例えば、実願昭６２−６８８１１ｒＩＣカ
ード」、特開昭６ｌ−５３８９ｒ識別カード」など）。(Conventional technology) IC card, solar battery, key? Recently, so-called general-purpose IC cards equipped with a card, a liquid crystal display gray, etc. are being commercialized (for example, ``Sho 62-68811r IC card'', ``Japanese Patent Application Laid-Open No. 61-5389r identification card'', etc.).
このようなＩＣカードを例えば銀行カードとして用いる
場合には、太陽電池とキーボードを内蔵することから、
暗証番号の入力をキー＆−ドに行なうことによって本人
を確認し、確認後のカードを銀行端末に挿入することに
より、預金の引出し等を行−うことができる。この場合
、ＩＣカードのキーボードをキーインすることにより、
本人でおるとＩＣカードにおいて確認されると、預金引
出しＯＫの信号が出力される。この状態で銀行端末にカ
ードを挿入すると、銀行端末には暗証番号をキーインす
ることなく、預金引出しＯＫの信号を受けて銀行端末は
現金の支払いを実行する。又、預金引出しＯＫの信号は
無制限に出ているとカードの紛失などセキーリティ確保
上問題があシ、一定時間経過後消滅する必要がある。When using such an IC card as a bank card, for example, it has a built-in solar battery and keyboard, so
By inputting a personal identification number into a key and card, the user can confirm his/her identity, and by inserting the verified card into a bank terminal, withdrawals of deposits, etc. can be made. In this case, by keying in the IC card keyboard,
When the identity of the person is confirmed using the IC card, a signal indicating that the withdrawal is OK is output. When the card is inserted into the bank terminal in this state, the bank terminal executes the cash payment upon receiving a signal indicating OK to withdraw money without entering the personal identification number into the bank terminal. Furthermore, if the signal indicating OK to withdraw money is issued without limit, there will be problems in ensuring security such as loss of the card, so it is necessary to disappear after a certain period of time.
しかしながら、このようなＩＣカードは太陽電池に電源
を依・存しているため、銀行端末にＩＣカードを挿入す
る際、ＩＣカードが暗所を通過する際に電源電圧が低下
して預金引出しＯＫなどの信号が消滅してしまうという
問題がある。However, since these IC cards rely on solar cells for power, when the IC card is inserted into a bank terminal, the power supply voltage drops as the IC card passes through a dark place, making it difficult to withdraw money. There is a problem that such signals disappear.
この問題は銀行端末にカードを挿入する場合に限らずＩ
Ｃカードの表裏をひっくり返した場合、或いは洋服のポ
ケットにＩＣカードをつっこんだ場合など太陽電池に光
量が不足した場合に電源電圧が低下することにより引起
される。This problem is not limited to inserting a card into a bank terminal.
This is caused by a drop in the power supply voltage when the solar cell receives insufficient light, such as when a C card is turned upside down or when an IC card is stuck in a pocket of clothes.
このような問題を避けるだめの一番簡単な方法は、太陽
電池をやめて、通常の電池をＩＣカードに内蔵させ、モ
ノマルチバイブレータを使用すれば、一定時間出力情報
が保持される。しかしながら、この方法ではＩＣカード
においては電池の交換が大変であり実用的ではない。The simplest way to avoid such problems is to replace the solar battery with a regular battery built into the IC card and use a mono-multivibrator, which will retain the output information for a certain period of time. However, this method is not practical because it is difficult to replace batteries in IC cards.
（発明が解決しようとする問題点）
ＩＣカードなどの機器においては、一定時間出力情報を
保持し、その後、出力情報を消滅させなければならない
機能が必要である。このような機能は電源電圧の消滅或
いは低下などに対して一般に影響されるので１本発明に
おいては、電源電圧の変動に対して影響を受けない情報
保持回路を実現しようとするものである。(Problems to be Solved by the Invention) Devices such as IC cards require a function to retain output information for a certain period of time and then erase the output information. Since such functions are generally affected by disappearance or reduction of the power supply voltage, the present invention aims to realize an information holding circuit that is not affected by fluctuations in the power supply voltage.
（問題点を解決するための手段）
本発明は、入力端がケ゛−トに接続されドレインが電源
に接続されソースがキヤ・ンシタを介して接地された第
１のＦＥＴと、第１のＦＥＴのソースがゲートに接続さ
れソースが接地されドレインが出力端に接続された第２
のＦＥＴとからなる。(Means for Solving the Problems) The present invention provides a first FET whose input end is connected to a gate, whose drain is connected to a power supply, and whose source is grounded via a capacitor; A second circuit whose source is connected to the gate, whose source is grounded, and whose drain is connected to the output terminal.
It consists of FET.
（作用）
入力端のゲートに高電位のパルスが印加されると第１の
ＦＥＴはＯＮ状態となり、キヤＡ？シタには電源電位が
充電される。そして、キヤ・ンシタの端部即ち第１のＦ
ＥＴのソースは第２０ＦＥＴのゲートに接続されている
ので、第２０ＦＥＴはＯＮ状態となり、出力端にはＬＯ
Ｗ状態の電位が出力される。出力端のＬＯＷ状態は入力
端の高電位／ぐルスが消滅したあとも継続し、ＦＥＴの
リーク電流によりキャパシタの電荷が消滅する迄の一定
時間継続する。電源は高電位パルスが入力端に印加され
た後は第１のＦＥＴと第２のＦＥＴによりキャパシタと
絶縁された状態となるので、電源電圧が消滅又は低下し
ても、出力端には一定時間ＬＯＷ状態が保持される。(Function) When a high-potential pulse is applied to the gate at the input end, the first FET turns on and the signal A? The terminal is charged with a power supply potential. and the end of the capacitor, that is, the first F
Since the source of the ET is connected to the gate of the 20th FET, the 20th FET is in the ON state, and the output terminal is connected to the LO
A potential in the W state is output. The LOW state at the output terminal continues even after the high potential/gurus at the input terminal disappears, and continues for a certain period of time until the charge in the capacitor disappears due to the leakage current of the FET. After a high potential pulse is applied to the input terminal of the power supply, the first FET and the second FET are insulated from the capacitor, so even if the power supply voltage disappears or decreases, the output terminal remains open for a certain period of time. The LOW state is maintained.
（実施例）
第１図は本発明の一実施例の回路図である。入力端１は
第１のＦＥＴ ２のゲートに接続され、電源ＶＤ、 ７
は第１のＦＥＴ ２のドレインに接続され、第１のＦＥ
Ｔ ２のソース即ちノードＡ４はキャパシタ３を介して
接地されている。ノードＡ４は第２のＦＥＴ ６のゲー
トに接続され、第２のＦＥＴ ６のドレインは出力端５
に接続されソースは接地されている。(Embodiment) FIG. 1 is a circuit diagram of an embodiment of the present invention. The input terminal 1 is connected to the gate of the first FET 2, and the power supply VD, 7
is connected to the drain of the first FET 2, and the first FET
The source of T2, ie node A4, is connected to ground via capacitor 3. The node A4 is connected to the gate of the second FET 6, and the drain of the second FET 6 is connected to the output terminal 5.
and the source is grounded.
抵抗８は第２のＦＥＴ ６の負荷抵抗であり、電源ｖＤ
ｏ７との間に接続されている。Resistor 8 is the load resistance of the second FET 6, and the power supply vD
o7.
この情報保持回路は、０ＭＯ８で構成されたワンチップ
マイクロコンピュータの半導体チップ内部に設けられて
おり、第１のＦＥＴ及び第２のＦＥＴはＮチャネルＭＯ
Ｓ ＦＥＴで構成される。キャパシタ３は、３０ ｐｉ
’程度の容量を有し、半導体チップに内蔵あるいは外付
けされている。抵抗８はＭＯＳ ＦＥＴを負荷抵抗とし
て用いたものである。電源電圧は太陽電池に依存するＩ
Ｃカードにおいては１．５Ｖ程度であり、ＮチャネルＭ
ＯＳ ＦＥＴのスレノ／ヨルド電圧は、第１のＭＯＳ
ＦＥＴは・ぐツクバイアス効果により１６２Ｖ程度、第
２のＭＯＳＦＥＴテはｏ、ｓｖ程度である。This information holding circuit is provided inside a semiconductor chip of a one-chip microcomputer configured with 0MO8, and the first FET and the second FET are N-channel MO8.
Consists of S FET. Capacitor 3 is 30 pi
It has a capacity of about 100 liters and is either built into a semiconductor chip or attached externally. The resistor 8 uses a MOS FET as a load resistor. Power supply voltage depends on solar cellsI
For C card, it is about 1.5V, and N channel M
The Threno/Jord voltage of the OS FET is
The voltage of the FET is about 162V due to the negative bias effect, and the voltage of the second MOSFET is about o, sv.
第２図は本発明の一実施例の情報保持回路のタイムチャ
ートを示す。電源■ＤＤの電圧は太陽電池に依存するも
のであり、光量が十分である場合は１．５ｖ程度である
が、暗部にＩＣカードが置かれた場合などは消滅或いは
低下することを示している。FIG. 2 shows a time chart of an information holding circuit according to an embodiment of the present invention. Power supply: The voltage of the DD depends on the solar cell, and is about 1.5V when the amount of light is sufficient, but it disappears or decreases when the IC card is placed in a dark area. .
入力端１には高電位・ぐルスが印加される。これは、例
えばＩＣカードに暗証番号をキーイノして、マイコンに
より本人であることが確認され預金引出しＯＫの信号が
発生した時に生ずるものである。A high electric potential is applied to the input terminal 1. This occurs, for example, when a personal identification number is entered into an IC card, the microcomputer confirms that the person is the person in question, and a signal indicating OK to withdraw money is generated.
高電位、ｚルスは、電源ｖＤＤの電圧１．５ｖに第１の
ＭＯＳ ＦＥＴのスレッショルド電圧１．２ｖを加えた
２、７ｖ以上、好ましくは３ｖ程度の波高値の・ぞルス
が用いられる。このように電源電圧にＦＥＴのスレッシ
ョルド電圧を加えたノクルスにより、第１のＦＥＴを完
全にＯＮ状態にすることができ、キャ／Ｐシタ３を電源
電圧迄充電することができる。ノードＡの電圧は第１の
ＦＥＴがＯＮ状態になることによって充電され、電源ｖ
ＤＤの電位迄上昇する。途中第２のＦＥＴのスレッショ
ルド電圧を越えると、第２のＦＥＴはＯＮ状態となり出
力端にはＬＯＷ状態が出力される。入力端の高電位・ぐ
ルスが除去されると第１０ＦＥＴはＯＦＦ状態となり、
キャノクシタ３は、電源ｖＤＤ７に対して絶縁状態とな
る。しかしながら、キヤ・２シタは、外付けであれ、チ
ップ内蔵であれ完全な絶縁体ではなく、各電極と基板間
とのごくわずかなリーク電流が存在する。その抵抗値は
一般に１０１０〜１０１１オームのオーダである。又、
ＦＥＴにも勿論リーク電流は存在する。しかし、キヤ・
千シタのリーク電流と比較するとはるかに小さいのでリ
ーク電流の主なものはキヤ、４１シタによる。The high potential zrus is 2.7v or more, which is the sum of the voltage 1.5v of the power supply vDD and the threshold voltage 1.2v of the first MOS FET, and preferably has a peak value of about 3v. In this way, by adding the threshold voltage of the FET to the power supply voltage, the first FET can be completely turned on, and the capacitor 3 can be charged up to the power supply voltage. The voltage at node A is charged when the first FET is turned on, and the voltage at node A is
It rises to the potential of DD. When the threshold voltage of the second FET is exceeded on the way, the second FET is turned on and a LOW state is outputted to the output terminal. When the high potential/Grus at the input terminal is removed, the 10th FET becomes OFF state,
The canister 3 is insulated from the power supply vDD7. However, whether the capacitor is externally attached or built into a chip, it is not a perfect insulator, and there is a very small amount of leakage current between each electrode and the substrate. Its resistance value is typically on the order of 1010-1011 ohms. or,
Of course, leakage current exists in FETs as well. However, Kiya
Since it is much smaller than the leakage current of 1,000-shita, the main leakage current is due to 41-shita.
従って、キヤｔＰシタ３の電荷は極めて僅かのキャノン
７タ自体を主とするリーク電流により放電し、ノードＡ
の電圧は徐々に低下する。ノードＡの電圧が半減する時
間はキャパシタの絶縁抵抗とキャノ！シタ３の容量の時
定数によって決まり、概略Ｔ ＃ １０” （オーム）
Ｘ３０（ｐＦ）ｔ５０（分）が得られる。この時間Ｔの
間は第２０ＦＥＴ ６がＯＮ状態であるので、出力端５
はＬＯＷ状態となっている。そしてノードＡ４の状態は
電源■ＤＤと絶縁状態にあるので、電源ｖＤＤの電圧が
図示の如く消滅しても出力端５のしＯＷ状態は変らない
。Therefore, the charge in the capacitor 3 is discharged due to an extremely small amount of leakage current mainly from the capacitor 7 itself, and the charge at the capacitor 3 is discharged from the node A.
voltage gradually decreases. The time it takes for the voltage at node A to halve is determined by the insulation resistance of the capacitor! Determined by the time constant of the capacitance of the capacitor 3, approximately T # 10” (ohm)
X30 (pF) t50 (min) is obtained. During this time T, the 20th FET 6 is in the ON state, so the output terminal 5
is in a LOW state. Since the state of the node A4 is insulated from the power supply DD, even if the voltage of the power supply VDD disappears as shown in the figure, the OW state of the output terminal 5 does not change.
出力端５がＬＯＷ状態であることを預金引出しＯＫの信
号とすれば、太陽電池の電圧変動の影響を受けることな
くこの情報が出力端に一定時間保持される。即ち、この
間にＩＣカードを銀行端末に挿入すれば、現金の引出し
が実行される。また、Ｔ時間経過後出力端５のＯＮ状態
は解消するので、ＩＣカードの紛失等により、他人に預
金が引出される等の問題を生じない。If the LOW state of the output terminal 5 is used as a signal indicating OK to withdraw money, this information is held at the output terminal for a certain period of time without being affected by voltage fluctuations of the solar cell. That is, if the IC card is inserted into the bank terminal during this period, cash withdrawal will be executed. Further, since the ON state of the output terminal 5 is canceled after the elapse of time T, problems such as the deposit being withdrawn by another person due to loss of the IC card, etc. do not occur.
尚、時間Ｔは、キャノｅシタのリーク電流によって決定
されるので、精度の良いものではない。しかしながら、
現状の外付けのキャノ９シタの場合、容ｉ ３０ ｐＦ
に対して、１０〜１０ オームの絶縁抵抗を選択するの
は、難しいことではなく、ＩＣカードなどに応用して必
要な情報保持時間３０分から１時間を容易に得ることが
できる。Note that the time T is determined by the leakage current of the capacitor, so it is not accurate. however,
In the case of the current external capacitor, the capacity is 30 pF.
On the other hand, it is not difficult to select an insulation resistance of 10 to 10 ohms, and the required information retention time of 30 minutes to 1 hour can be easily obtained when applied to IC cards and the like.
（発明の効果）
以上詳細に説明したように、この情報保持回路によれば
、極めて簡単な回路構成により電源の電圧が消滅或いは
低下しても、一定時間出力端に情報が保持されるもので
ある。従って、太陽電池を電源に用いたＩＣカードなど
に搭載することにより、太陽電池への光量が不足して電
圧が消滅しても出力情報が保持されＩＣカードなどの機
能を正常に保持することができる。又、一定時間抜出力
端の情報が消滅するので、ＩＣカードなどのセキーリテ
ィ機能を正常に保持することができる。(Effects of the Invention) As explained in detail above, according to this information retention circuit, information is retained at the output terminal for a certain period of time even if the voltage of the power supply disappears or decreases due to the extremely simple circuit configuration. be. Therefore, by installing a solar cell in an IC card or the like that uses a solar cell as a power source, even if the voltage disappears due to insufficient light to the solar cell, the output information will be retained and the functions of the IC card etc. will be maintained normally. can. Furthermore, since the information on the output terminal disappears for a certain period of time, the security functions of IC cards and the like can be maintained normally.
また一定時間は外付けのキヤ・ぐシタ３０ ｐＦ程度の
ものにより、そのリーク７１Ｌ流を用いるのでＩＣカー
ド等に好適な３０分〜１時間と比較的長い時間を極めて
容易に得ることができる。Further, since the leakage 71L flow is used for the fixed time using an external capacitor of about 30 pF, a relatively long time of 30 minutes to 1 hour, which is suitable for IC cards, etc., can be obtained very easily.
第１図は本発明の一実施例の情報保持回路の回路図、第
２図は本発明の情報保持回路のタイツ・チャートである
。
Ｉ・・・入力端、２・・・第１のＦＥＴ、３・・・キヤ
／？シタ、４・・・ノードＡ、５・・・出力端、６・・
・第２のＦＥＴ、７・・・電源ＶＤＤ、８・・・抵抗。
特許出願人 沖電気工業株式会社FIG. 1 is a circuit diagram of an information holding circuit according to an embodiment of the present invention, and FIG. 2 is a tights chart of the information holding circuit of the present invention. I...Input end, 2...1st FET, 3...Kya/? 4... Node A, 5... Output end, 6...
・Second FET, 7...Power supply VDD, 8...Resistor. Patent applicant Oki Electric Industry Co., Ltd.
Claims (2)
続されソースがキャパシタを介して接地された第１のＦ
ＥＴと、ゲートが該第１のＦＥＴのソースに接続されド
レインが出力端に接続されソースが接地された第２のＦ
ＥＴとからなり、前記入力端に高電位のパルスが印加さ
れると前記電源の電圧が消滅或いは低下しても前記出力
端には前記キャパシタの容量とリーク電流によって決定
される一定時間情報が保持されることを特徴とする情報
保持回路。(1) A first F whose input terminal is connected to the gate, whose drain is connected to the power supply, and whose source is grounded via a capacitor.
ET, and a second FET whose gate is connected to the source of the first FET, whose drain is connected to the output terminal, and whose source is grounded.
ET, and when a high potential pulse is applied to the input terminal, even if the voltage of the power supply disappears or decreases, information is retained at the output terminal for a certain period of time determined by the capacitance and leakage current of the capacitor. An information holding circuit characterized in that:
源電圧に第１のＦＥＴのスレッショルド電圧を加えたも
のより大であることを特徴とする特許請求の範囲第１項
記載の情報保持回路。(2) Information retention according to claim 1, characterized in that the high potential pulse applied to the input terminal is greater than the power supply voltage plus the threshold voltage of the first FET. circuit.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28723287A JP2578139B2 (en) | 1987-11-16 | 1987-11-16 | IC card |
| EP88107556A EP0291834B1 (en) | 1987-05-15 | 1988-05-11 | Ic cards and information storage circuit therefor |
| DE88107556T DE3879269T2 (en) | 1987-05-15 | 1988-05-11 | IC cards and information stores therefor. |
| CA000566600A CA1304159C (en) | 1987-05-15 | 1988-05-12 | Ic cards and information storage circuit therefor |
| US07/193,685 US5034597A (en) | 1987-05-15 | 1988-05-13 | IC cards and information storage circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28723287A JP2578139B2 (en) | 1987-11-16 | 1987-11-16 | IC card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129376A true JPH01129376A (en) | 1989-05-22 |
| JP2578139B2 JP2578139B2 (en) | 1997-02-05 |
Family
ID=17714747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28723287A Expired - Fee Related JP2578139B2 (en) | 1987-05-15 | 1987-11-16 | IC card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578139B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220293A (en) * | 1982-06-15 | 1983-12-21 | Nec Corp | Storage device |
-
1987
- 1987-11-16 JP JP28723287A patent/JP2578139B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220293A (en) * | 1982-06-15 | 1983-12-21 | Nec Corp | Storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578139B2 (en) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7620823B2 (en) | Smart cards having protection circuits therein that inhibit power analysis attacks and methods of operating same | |
| US4868489A (en) | Device to detect the depassivation of an integrated circuit | |
| EP0291834A1 (en) | IC cards and information storage circuit therefor | |
| US6966497B1 (en) | Data carrier with a battery and display | |
| KR100911379B1 (en) | Hacking detector of semiconductor integrated circuit and its detection method | |
| JPH0413753B2 (en) | ||
| DE60041626D1 (en) | Protection against an analysis of the supply of chip cards with separate power supply | |
| KR20030092777A (en) | Circuit For Detecting A Volatage Glitch, An Integrated Circuit Device Having The Same, And An Apparatus And Method For Securing An Integrated Circuit Device From A Voltage Glitch Attack | |
| EP1048013B1 (en) | Data carrier with protection against spy out | |
| US6848619B1 (en) | Micro-controller protected against current attacks | |
| JP2010515186A (en) | Protection of information contained in electronic circuits | |
| WO2008142356A2 (en) | Cryptoprocessor with improved data protection | |
| US5592411A (en) | Non-volatile register and method for accessing data therein | |
| JPH01129376A (en) | Information holding circuit | |
| JPH1173481A (en) | Non-contact IC card | |
| JP2001256119A (en) | Self-destructive semiconductor device | |
| EP1054408A3 (en) | Semiconductor storage device | |
| EP0391603B1 (en) | Information card | |
| JP2575809B2 (en) | IC card | |
| GB2118797A (en) | Non-volatile memory circuit | |
| KR100465440B1 (en) | Device for communicating with portable data carrier | |
| US20230099825A1 (en) | Power supply device, method and secure system | |
| JP2748390B2 (en) | Memory card | |
| JP2562482B2 (en) | IC card | |
| JPH04120154U (en) | IC card with battery voltage detection function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |