JPH01129527A

JPH01129527A - 光スイッチング素子

Info

Publication number: JPH01129527A
Application number: JP62287004A
Authority: JP
Inventors: Takeshi Matsumoto; 武志松本; Yukio Iitaka; 幸男飯高; Shuichiro Yamaguchi; 周一郎山口
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-11-13
Filing date: 1987-11-13
Publication date: 1989-05-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は、光信号により開閉される光スイッチング素子
に関するものである。

（背景技術）従来、光信号を受光して出力端子間をオン又はオフさせ
る光スイッチング素子が知られている。

このような光スイッチング素子は、第４図に示すように
、発光ダイオードと組み合わせて光結合型のリレー回路
として使用されることが多い。第４図において、１１．
、Ｉ２は入力端子、ＮＣ１、ＮＣ２はノーマリ・オン出
力端子、ＮＯＩ、ＮＣ２はノーマリ・オフ出力端子であ
る。ノーマリ・オン出力端子ＮＣＩ、ＮＣ２には、ノー
マリ・オン型の１対の電力用ＭＯ８ＦＥＴのドレインが
夫々接続されており、各電力用ＭＯ３ＦＥＴのゲート及
びソースは共通接続されている。このゲート・ソース間
には発光ダイオードＬＥＤからの光信号により動作する
フォトダイオードアレイ（図示せず）から出力される光
起電力が印加されるようになっている。同様に、ノーマ
リ・オフ出力端子Ｎ○１゜ＮＯ２には、ノーマリ・オフ
型の１対の電力用ＭＯ３ＦＥＴのドレインが夫々接続さ
れており、各電力用ＭＯ３ＦＥＴのゲート及びソースは
共通接続されている。このゲート・ソース間には発光ダ
イオードＬＥＤからの光信号により動作する他のフォト
ダイオードアレイ（図示せず）から出力される光起電力
が印加されるようになっている。

入力端子１１．、Ｉ２間に入力電流が流れていないとき
には、ノーマリ・オン型のＭＯＳＦＥＴはオン状態、ノ
ーマリ・オフ型のＭＯＳＦＥＴはオフ状態であり、出力
端子ＮＣＩ、ＮＣ２間はオン状態、出力端子ＮＯ］、、
ＮＯ２間はオフ状態となっている。また、入力端子ＩＩ
、Ｉ２間に入力電流が流れると、発光ダイオードＬＥＤ
が光信号を発生し、この光信号を受光して上記各フォト
ダイオードアレイが光起電力を発生し、ノーマリ・オン
型のＭＯＳＦＥＴはオフ状態、ノーマリ・オフ型のＭＯ
ＳＦＥＴはオン状態となり、出力端子ＮＣ１、、ＮＣ２
間はオフ状態、出力端子Ｎ○１．ＮＯ２間はオン状態と
なる。

この従来例にあっては、ノーマリ・オン型のＭＯＳＦＥ
Ｔとノーマリ・オフ型のＭＯＳＦＥＴとは全く独立して
存在しており、相互に接続されてはいない。したがって
、４つの出力端子ＮＣＩ。

ＮＣ２，ＮＯｌ、ＮＣ２が必要であり、この光スイッチ
ング素子をパッケージングしたときには、４端子出力と
なるので、パッケージの外形サイズが大きくなるという
問題があった。

（発明の目的）本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、ノーマリ　オフ出力端子とノ
ーマリ・オン出力端子を各１個ずつ有する光スイッチン
グ素子をよりコンパクトな形で提供することにある。

（発明の開示）本発明に係る光スイッチング素子にあっては、上記の目
的を達成するために、第１図に示すように、第１のダイ
オードＤ１を逆並列接続され、光信号によりオン状態に
駆動されるノーマリ・オフ型の出力トランジスタＱ１と
、第２のダイオードＤ２を逆並列接続され、光信号によ
りオフ状態に駆動されるノーマリ・オン型の出力トラン
ジスタＱ２を、第１及び第２のダイオードＤｉ、Ｄ２が
逆直列となるように接続し、第１及び第２のダイオード
Ｄｒ、、Ｄ２の接続端を共通出力端子ＣＭに接続し、第
１のダイオードＤ１の他端をノーマリ・オフ出力端子Ｎ
Ｏに接続し、第２のダイオードＤ２の他端をノーマリ・
オン出力端子ＮＣに接続して成ることを特徴とするもの
である。

第１図は本発明の一実施例の回路図である。ノーマリ・
オフ型の出力トランジスタＱ１はエンハンスメンＩ・モ
ードの電力制御用ＭＯ３ＦＥＴよりなり、トレイン端子
とソース端子の間には、ダイオードＤ］が逆並列接続さ
れている。また、ノーマリ・オン型の出力トランジスタ
Ｑ２はデプリーションモードの電力制御用ＭＯ３ＦＥＴ
よりなり、トレイン端子とソース端子の間には、ダイオ
ードＤ２が逆並列接続されている。各出力トランジスタ
Ｑｌ、Ｑ２のソース端子は、共通出力端子ＣＭに接続さ
れている。出力トランジスタＱ１のドレイン端子は、ノ
ーマリ・オフ出力端子ＮＯに接続されており、ノーマリ
・オフ出力端子Ｎｏと共通出力端子ＣＭの間には、直流
電源Ｅ］と負荷Ｒ１の直列回路が図示された極性で接続
されている。

また、出力トランジスタＱ２のトレイン端子は、ノーマ
リ・オン出力端子ＮＣに接続されており、ノーマリ・オ
ン出力端子ＮＣと共通出力端子ＣＭの間には、直流電源
Ｅ２と負荷Ｒ２の直列回路が図示された極性で接続され
ている。

一方、入力端子Ｉ］、、Ｉ２間には、発光ダイオードＬ
ＥＤが接続されている。フォトダイオードアレイＰＤＡ
は、この発光ダイオードＬＥＤからの光信号を受光する
ように配置されている。フォトダイオードアレイＰＤＡ
のアノードは、出力トランジスタＱ１のゲー１〜に接続
されており、カソードはバイアス回路Ｂを介して出力ト
ランジスタＱ１のソースに接続されている。ノーマリ・
オン型の制御用トランジスタＱ３は、デプリーションモ
ードのＭＯＳＦＥＴよりなり、そのトレイン端子は出力
トランジスタＱ１のゲート端子に、ソース端子は出力ト
ランジスタＱ１のソース端子に接続されている。また、
制御用トランジスタＱ３のゲート端子と、出力トランジ
スタＱ２のゲート端子は、フ才ｌ・ダイオードアレイＰ
ＤＡのカソードに接続されており、バイアス回路Ｂに発
生するバイアス電圧が両トランジスタＱ２．Ｑ３のゲー
ト端子とソース端子の間に印加されるようになっている
。

このように、ソース端子を共通接続することにより、バ
イアス回路Ｂを共有てきるので、好都合である。

なお、各トランジスタＱ１〜Ｑ３としては、ＭＯＳＦＥ
Ｔに代えてＪＦＥＴを用いても良い。

以下、本実施例の動作について説明する。

入力端子ＩＩ、Ｉ２間に入力電流が流れると、発光ダイ
オードＬＥＤが光信号を発生ずる。フオ）〜ダイオード
アレイＰＤＡは、この光信号を受光して光起電力を発生
する。このため、ノーマリ・オン型の制御用トランジス
タＱ３とバイアス回路Ｂを介して光電流が流れる。バイ
アス回路Ｂは、例えばダイオードや抵抗等のインピーダ
ンス要素よりなり、光電流が流れることにより、その両
端に図示された極性のバイアス電圧が生じる。このなめ
、ノーマリ・オン型のトランジスタＱ２はオフ状態に駆
動され、負荷Ｒ２には負荷電流が通電されなくなる。こ
のバイアス電圧は、ノーマリ・オン型のトランジスタＱ
３をもオフ状態に駆動する。したがって、フォトダイオ
ードアレイＰＤＡにて発生した光起電力がノーマリ・オ
フ型のトランジスタＱ１のゲート・ソース間に印加され
て、出力トランジスタＱ１はオン状態に駆動され、負荷
Ｒ１に負荷電流が流れる。

次に、入力端子Ｔ１．、Ｉ２間の入力電流が３１！！断
されると、発光ダイオードＬＥＤが光信号の発生を停止
するので、フォトダイオードアレイＰＤＡは光起電力の
発生を停止する。このため、バイアス回路Ｂのバイアス
電圧は消失し、ノーマリ・オン型の出力トランジスタＱ
２はオン状態に戻る。

このため、負荷Ｒ２に負荷電流が流れる。一方、制御用
のトランジスタＱ３もオン状態となるので、ノーマリ・
オフ型の出力トランジスタＱ１のゲー１−・ソース間の
電圧も低下し、出力トランジスタＱ１がオフ状態となり
、負荷Ｒ１には負荷電流が流れなくなる。

したがって、出力端子ＮＯに接続された負荷Ｒ１につい
ては入力信号があるときに負荷電流が流れるノルマリ・
オフ動作、出力端子ＮＣに接続された負荷Ｒ２について
は入力信号があるときに負荷電流が停止するノーマリ・
オン動作が可能となる。

第２図は本実施例の他の使用例を示す回路図である。こ
の例では、ノーマリ・オフ出力端子ＮＯとノーマリ・オ
ン出力端子ＮＣの間に、直流電源Ｅ３と負荷Ｒ３の直列
回路が図示された極性で接続されている。この場合、ダ
イオードＤ２が順方向となるので常に導通し、ノーマリ
・オフ型の出力トランジスタＱ１によって負荷電流が開
閉される。つまり、入力端子１１．Ｉ２間に入力電流が
流れていないときには、ノーマリ・オフ型の出力トラン
ジスタＱ１がオフ状態であるので、負荷電−８〜流は流れない。また、入力端子丁１．．Ｔ２間に入力電
流が流れて、ノーマリ・オフ型の出力ｌ〜ランジスタＱ
１がオン状態になると、直流電源Ｅ３から出力トランジ
スタＱｌ、ダイオードＤ２を介して負荷Ｒ３に負荷電流
が流れる。

第３図は本実施例のさらに他の使用例を示す回路図であ
る。この例では、ノーマリ・オフ出力端子Ｎｏとノーマ
リ・オン出力端子ＮＣの間に、直流電源Ｅ４と負荷Ｒ４
の直列回路が図示された極性で接続されている。この場
合、ダイオードＤ１が順方向となるので常に導通し、ノ
ーマリ・オン型の出力トランジスタＱ２によって負荷電
流が開閉される。つまり、入力端子Ｉ］、、Ｉ２間に入
力電流が流れていないときには、ノーマリ・オン型の出
力トランジスタＱ２がオン状態であるので、直流電源Ｅ
４から出力トランジスタＱ２、ダイオードＤ１を介して
負荷Ｒ４に負荷電流が流れる。

また、入力端子ＩＩ、Ｉ２間に入力電流が流れて、ノー
マリ・オン型の出力トランジスタＱ２がオフ状態になる
と、負荷電流は流れなくなる。

このように、本発明の光スイッチング素子にあっては、
ノーマリ・オン動作及びノーマリ・オフ動作のいずれを
も自由に選択することができる。

なお、第１及び第２のダイオードＤ　１　、Ｄ　２は、
出力トランジスタＱｌ、Ｑ２に内蔵されたダイオードを
用いても構わない。

（発明の効果）本発明は上述のように、ダイオードを逆並列接続された
ノーマリ・オフ型とノーマリ・オン型の各出力トランジ
スタを、ダイオードが逆直列となるように接続し、ダイ
オードの接続端を共通出力端子とし、各ダイオードの他
端を夫々ノーマリ・オフ出力端子及びノーマリ・オン出
力端子としたので、ノーマリ・オン動作とノーマリ・オ
フ動作のいずれの動作も選択可能であり、しかも、出力
端子数が３個て済むので、小形化が可能であるζいう効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は同上
の他の使用例を示す回路図、第３図は同上のさらに他の
使用例を示す回路図、第４図は従来例を示す回路図であ
る。Ｄｌは第１のダイオード、Ｄ２は第２のダイオード、Ｑ
ｌはノーマリ・オフ型の出力トランジスタ、Ｑ２はノー
マリ・オン型の出力トランジスタ、ＣＭは共通出力端子
、Ｎｏはノーマリ・オフ出力端子、ＮＣはノーマリ・オ
ン出力端子である。

Claims

【特許請求の範囲】

（１）第１のダイオードを逆並列接続され、光信号によ
りオン状態に駆動されるノーマリ・オフ型の出力トラン
ジスタと、第２のダイオードを逆並列接続され、光信号
によりオフ状態に駆動されるノーマリ・オン型の出力ト
ランジスタを、第１及び第２のダイオードが逆直列とな
るように接続し、第１及び第２のダイオードの接続端を
共通出力端子に接続し、第１のダイオードの他端をノー
マリ・オフ出力端子に接続し、第２のダイオードの他端
をノーマリ・オン出力端子に接続して成ることを特徴と
する光スイッチング素子。
（２）前記各出力トランジスタは電力制御用の電界効果
トランジスタであり、各電界効果トランジスタのソース
端子が共通出力端子に接続されていることを特徴とする
特許請求の範囲第１項記載の光スイッチング素子。