JPH01130504A - 薄膜抵抗体シートの製造方法 - Google Patents
薄膜抵抗体シートの製造方法Info
- Publication number
- JPH01130504A JPH01130504A JP62288374A JP28837487A JPH01130504A JP H01130504 A JPH01130504 A JP H01130504A JP 62288374 A JP62288374 A JP 62288374A JP 28837487 A JP28837487 A JP 28837487A JP H01130504 A JPH01130504 A JP H01130504A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistor
- film
- thin
- resistor sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はプラスチック基板上に抵抗体と電極を形成した
薄膜抵抗体シートの製造方法に関する。
薄膜抵抗体シートの製造方法に関する。
（従来の技術）
プラスチック基板上に抵抗体と電極を形成した抵抗体シ
ートとしては、例えばガラエボ基板上に薄膜のニクロム
抵抗体と、銅箔の電極を形成し、その上部に保獲層とし
てソルダーレジストを塗布したものがある。従来の抵抗
体シートの製造方法を、第３図を参照して以下に述べる
。
ートとしては、例えばガラエボ基板上に薄膜のニクロム
抵抗体と、銅箔の電極を形成し、その上部に保獲層とし
てソルダーレジストを塗布したものがある。従来の抵抗
体シートの製造方法を、第３図を参照して以下に述べる
。
まず、第３図（ａ）に示すように、３５μｍの銅箔３３
上にスパッタ等でニクロム薄膜２２を形成する。これを
ガラエボ基板１１上に、第３図（ｂ）に示すように、接
着剤を介して接着し、銅箔３３．ニクロム２２の両方を
選択エツチングする。次に鋼箔のみを、第３図（Ｃ）に
示すように、エツチングして抵抗体素子を形成する。さ
らにこの上にソルダーレジスト４４を、第３図（ｄ）に
示すようにコーティングする。
上にスパッタ等でニクロム薄膜２２を形成する。これを
ガラエボ基板１１上に、第３図（ｂ）に示すように、接
着剤を介して接着し、銅箔３３．ニクロム２２の両方を
選択エツチングする。次に鋼箔のみを、第３図（Ｃ）に
示すように、エツチングして抵抗体素子を形成する。さ
らにこの上にソルダーレジスト４４を、第３図（ｄ）に
示すようにコーティングする。
しかし、この方法では、電極に厚い銅箔を使っているた
め、微細パターンが形成できず、抵抗体の巾と長さで抵
抗値を調整する際に、高い抵抗値に対応できないという
欠点がある。
め、微細パターンが形成できず、抵抗体の巾と長さで抵
抗値を調整する際に、高い抵抗値に対応できないという
欠点がある。
（発明が解決しようとする問題点）
上記の従来技術の欠点を鑑みて、本発明は、電極を薄膜
で形成することでパターンユングの微細化を図シ、高い
抵抗値をもつ抵抗素子を容易に製造できる薄膜抵抗体シ
ートの製造方法である。
で形成することでパターンユングの微細化を図シ、高い
抵抗値をもつ抵抗素子を容易に製造できる薄膜抵抗体シ
ートの製造方法である。
（問題点を解決するための手段と作用）本発明は、プラ
スチックフィルムを基材とし、この上に薄膜で抵抗体の
微細パターンを形成した後、薄膜で電極の微細パターン
を形成し、さらに１この薄膜抵抗素子上に変形の少ない
硬質の樹脂層を形成し、パターニングの微細化を図シ、
高い抵抗値をもつ抵抗素子を容易に製造できる方法であ
る。
スチックフィルムを基材とし、この上に薄膜で抵抗体の
微細パターンを形成した後、薄膜で電極の微細パターン
を形成し、さらに１この薄膜抵抗素子上に変形の少ない
硬質の樹脂層を形成し、パターニングの微細化を図シ、
高い抵抗値をもつ抵抗素子を容易に製造できる方法であ
る。
（実施例）
本発明の実施例を第１図及び第２図を参照して以下に述
べる。厚さ１００μｍのＰＥＴ （ポリエチレンテレフ
タレート）フィルム１上にスパッタでニクロム（Ｎｉ
Ｃｒ）の薄膜２を着膜する。この時、ニクロム薄膜２の
膜厚は５Ｑｎｍ、シート抵抗は５０／。
べる。厚さ１００μｍのＰＥＴ （ポリエチレンテレフ
タレート）フィルム１上にスパッタでニクロム（Ｎｉ
Ｃｒ）の薄膜２を着膜する。この時、ニクロム薄膜２の
膜厚は５Ｑｎｍ、シート抵抗は５０／。
であった。このニクロム薄膜２をフォトリソグラフィで
パターニングした後に、蒸着で金（Ａｕ ）の薄膜（膜
厚３００ｒ１ｍ）を着膜し、フォトリソグラフィにより
、第１図（ａ）に示すように、電極部３を形成する。こ
の時の抵抗体素子のモデル図を第２図に示す。線長５０
００μｍ、線巾５０μｍで、抵抗値は５にΩであった。
パターニングした後に、蒸着で金（Ａｕ ）の薄膜（膜
厚３００ｒ１ｍ）を着膜し、フォトリソグラフィにより
、第１図（ａ）に示すように、電極部３を形成する。こ
の時の抵抗体素子のモデル図を第２図に示す。線長５０
００μｍ、線巾５０μｍで、抵抗値は５にΩであった。
ｌ抵抗素子あたりの占有面積は５５０μｍｘ９５０μｍ
という微小なものであシ、５５ＭＸ３５ｔｍのエリア内
に約４０００個形成した。この抵抗素子をシリーズない
し、パラレルに結線することで、５０Ω。
という微小なものであシ、５５ＭＸ３５ｔｍのエリア内
に約４０００個形成した。この抵抗素子をシリーズない
し、パラレルに結線することで、５０Ω。
ＩＫΩ、５０にΩ、 ５ＭΩの各抵抗値をもつ抵抗素子
を配列した抵抗体シートを形成した。この上に取り出し
電極をパターニングした硬化樹脂層４を印刷で形成し、
硬化後の硬度は鉛筆硬度の３Ｈであった。
を配列した抵抗体シートを形成した。この上に取り出し
電極をパターニングした硬化樹脂層４を印刷で形成し、
硬化後の硬度は鉛筆硬度の３Ｈであった。
このようにして形成された抵抗体シートはＪＩＳ６４０
７に準拠した評価項目の基準値を満たし、実用に耐＝１
ド；ロア 本発明の製造方法によれば、従来例に比べ、次のような
利点がある。
７に準拠した評価項目の基準値を満たし、実用に耐＝１
ド；ロア 本発明の製造方法によれば、従来例に比べ、次のような
利点がある。
（１）従来例では抵抗体のパターニングは銅箔のエツチ
ング精度で決まるため線巾はせいぜい１００μｍ程度ま
でであるのに比べ、線巾３０〜５０μｍまで容易に得ら
れ、微小面積でも抵抗体の線長りと線巾Ｗの比が大きく
でき、高抵抗値をもつ抵抗素子が形成できる。
ング精度で決まるため線巾はせいぜい１００μｍ程度ま
でであるのに比べ、線巾３０〜５０μｍまで容易に得ら
れ、微小面積でも抵抗体の線長りと線巾Ｗの比が大きく
でき、高抵抗値をもつ抵抗素子が形成できる。
（２）上記の様に、高抵抗の抵抗素子が微小な占有面積
で形成できるため、素子が高密度で配列した抵抗体シー
トが得られ、各抵抗をシリーズないしパラレルに結線す
ることで例えば５０Ω〜５ＭΩまでの広範囲にわたって
任意の抵抗値をもつ抵抗素子が任意の位置に配列された
抵抗体シートが得られる。
で形成できるため、素子が高密度で配列した抵抗体シー
トが得られ、各抵抗をシリーズないしパラレルに結線す
ることで例えば５０Ω〜５ＭΩまでの広範囲にわたって
任意の抵抗値をもつ抵抗素子が任意の位置に配列された
抵抗体シートが得られる。
（３）電極金属は抵抗体をパターニングしたプラスチッ
クフィルム上に蒸着等で形成されるため抵抗体つきの銅
箔を基板に接着するための接着層がいらない。
クフィルム上に蒸着等で形成されるため抵抗体つきの銅
箔を基板に接着するための接着層がいらない。
（４）従来例ではエツチング精度の金属が、銅箔。
ニクロム、銅箔の３つの工程であるのに比べ、ニクロム
、電極金属の２つの工程で済む＠
、電極金属の２つの工程で済む＠
第１図は本発明の実施例を示した工程断面図、第２図は
本発明の実施例で用いた抵抗素子のモデル図、第３図は
従来例を示す工程図である。 １・・・基 板、 ２・・・抵抗体、３・・
・電極金属、 ４・・・樹脂層。 代理人 弁理士 則 近１憲 佑 同 松山光之
本発明の実施例で用いた抵抗素子のモデル図、第３図は
従来例を示す工程図である。 １・・・基 板、 ２・・・抵抗体、３・・
・電極金属、 ４・・・樹脂層。 代理人 弁理士 則 近１憲 佑 同 松山光之
Claims (3)
- （１）プラスチックフィルムを基材とし、この上に薄膜
で抵抗体の微細パターンを形成した後、薄膜で電極の微
細パターンを形成し、さらに該薄膜抵抗素子上に硬質の
樹脂層を形成することを特徴とする薄膜抵抗体シートの
製造方法。 - （２）該樹脂層の形成を印刷による塗膜で形成するか、
塗布による塗膜で形成するかもしくはプラスチックフィ
ルムの圧着により形成するかのいずれか一種であること
を特徴とする特許請求の範囲第１項記載の薄膜抵抗体シ
ートの製造方法。 - （３）該樹脂層の形成後の硬度を、鉛筆硬度の３Ｈ以上
としたことを特徴とする特許請求の範囲第１項記載の薄
膜抵抗体シートの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288374A JPH01130504A (ja) | 1987-11-17 | 1987-11-17 | 薄膜抵抗体シートの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288374A JPH01130504A (ja) | 1987-11-17 | 1987-11-17 | 薄膜抵抗体シートの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01130504A true JPH01130504A (ja) | 1989-05-23 |
Family
ID=17729377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288374A Pending JPH01130504A (ja) | 1987-11-17 | 1987-11-17 | 薄膜抵抗体シートの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01130504A (ja) |
-
1987
- 1987-11-17 JP JP62288374A patent/JPH01130504A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417803B1 (ko) | 마스크를 이용한 터치패널 제조방법 | |
| CN111391515A (zh) | 一种mo发热电阻体热敏打印头基板以及制造方法 | |
| KR100385644B1 (ko) | 마스크를 이용한 배선전극용 박막형성 공정 및 레이저가공 공정을 갖는 터치패널 제조방법 | |
| JPH01130504A (ja) | 薄膜抵抗体シートの製造方法 | |
| US20080088601A1 (en) | Circuit layout on a touch panel | |
| US20080057687A1 (en) | Selective area deposition and devices formed therefrom | |
| KR102551528B1 (ko) | 적층 구조체 및 터치 센서 | |
| US20220283653A1 (en) | Stacking structure and touch sensor | |
| KR0162967B1 (ko) | 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 | |
| GB2429841A (en) | Selective area deposition and devices formed therefrom | |
| JPH04147695A (ja) | 抵抗内蔵型多層基板 | |
| JP2006287138A (ja) | 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法 | |
| JPH03214701A (ja) | 膜抵抗素子 | |
| JPH0541573A (ja) | プリント配線板の製造方法 | |
| JPS63216759A (ja) | 薄膜サ−マルヘツドの製造方法 | |
| JPS62199042A (ja) | 混成集積回路の製造方法 | |
| JP2544143B2 (ja) | 端面型サ―マルヘッドの製造方法 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPS5680152A (en) | Thin-film type integrated circuit device | |
| JP3022065B2 (ja) | 混成集積回路基板の製造方法 | |
| JPS61294888A (ja) | 厚膜電極 | |
| JPH0140515B2 (ja) | ||
| JPH0575229A (ja) | プリント配線板及び製造方法 | |
| JPS6242858A (ja) | サ−マルヘツドの製造方法 | |
| JPS6144452A (ja) | 混成集積回路の製造方法 |