JPH0113231B2 - - Google Patents
Info
- Publication number
- JPH0113231B2 JPH0113231B2 JP56186837A JP18683781A JPH0113231B2 JP H0113231 B2 JPH0113231 B2 JP H0113231B2 JP 56186837 A JP56186837 A JP 56186837A JP 18683781 A JP18683781 A JP 18683781A JP H0113231 B2 JPH0113231 B2 JP H0113231B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- oxide layer
- silicon oxide
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Mechanical Optical Scanning Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、シリコンウエーハ上に、光束を偏
向したり、スイツチ動作を行う金属鏡面を持つ、
酸化シリコンのマイクロ片持ち梁を形成する方法
に関するものである。
向したり、スイツチ動作を行う金属鏡面を持つ、
酸化シリコンのマイクロ片持ち梁を形成する方法
に関するものである。
従来のマイクロ片持ち梁の作製方法を第１図な
いし第４図に示す。各図において、Ａは平面図、
ＢはＡにおける点線で示す部分での断面図であ
る。
いし第４図に示す。各図において、Ａは平面図、
ＢはＡにおける点線で示す部分での断面図であ
る。
この図により従来の方法を説明すると、まずシ
リコンウエーハ１の表面に高濃度の硼素をドープ
してP+層２を形成した後、このP+層２の上に単
結晶のシリコン層３をエピタキシヤル成長させ、
さらに酸化処理してシリコン層３の表面に酸化シ
リコン層４を形成する。次に、少なくともマイク
ロ片持ち梁となる部分の酸化シリコン層４上に、
電極および鏡面を兼ねる金属薄膜５を形成する。
そして、この金属薄膜５の周囲の酸化シリコン層
４を凹型に除去して開口部６を形成する。（第１
図参照） しかる後、この開口部６を利用してシリコン層
３の化学エツチングを行う。このエツチングは第
２図、第３図および第４図の順に進む。すなわ
ち、まず、開口部６により露出した部分のシリコ
ン層３がＶ字型にエツチングされ、以後、そのＶ
字が次第に深くなると同時に、マイクロ片持ち梁
となる部分の酸化シリコン層４下のシリコン層３
へとエツチングが進む。よつて、このエツチング
を終了すると、前記開口部６で囲まれた部分の酸
化シリコン層４（上面に金属薄膜５を有する）が
マイクロ片持ち梁７となる。なお、前記化学エツ
チングはP+層２で阻止されるため、マイクロ片
持ち梁７下の空間の深さは、シリコン層３の厚さ
と等しい深さとなる。
リコンウエーハ１の表面に高濃度の硼素をドープ
してP+層２を形成した後、このP+層２の上に単
結晶のシリコン層３をエピタキシヤル成長させ、
さらに酸化処理してシリコン層３の表面に酸化シ
リコン層４を形成する。次に、少なくともマイク
ロ片持ち梁となる部分の酸化シリコン層４上に、
電極および鏡面を兼ねる金属薄膜５を形成する。
そして、この金属薄膜５の周囲の酸化シリコン層
４を凹型に除去して開口部６を形成する。（第１
図参照） しかる後、この開口部６を利用してシリコン層
３の化学エツチングを行う。このエツチングは第
２図、第３図および第４図の順に進む。すなわ
ち、まず、開口部６により露出した部分のシリコ
ン層３がＶ字型にエツチングされ、以後、そのＶ
字が次第に深くなると同時に、マイクロ片持ち梁
となる部分の酸化シリコン層４下のシリコン層３
へとエツチングが進む。よつて、このエツチング
を終了すると、前記開口部６で囲まれた部分の酸
化シリコン層４（上面に金属薄膜５を有する）が
マイクロ片持ち梁７となる。なお、前記化学エツ
チングはP+層２で阻止されるため、マイクロ片
持ち梁７下の空間の深さは、シリコン層３の厚さ
と等しい深さとなる。
以上のようにして形成されたマイクロ片持ち梁
７は、その上面に蒸着してある金属薄膜５とシリ
コンウエーハ１との間に静電場を印加することに
より撓み、また印加電圧により撓み量の制御が可
能なことから、光偏向素子や電気スイツチなどに
応用可能である。
７は、その上面に蒸着してある金属薄膜５とシリ
コンウエーハ１との間に静電場を印加することに
より撓み、また印加電圧により撓み量の制御が可
能なことから、光偏向素子や電気スイツチなどに
応用可能である。
しかるに、上述したような従来の作製法は、以
下に述べる欠点を有している。まず、P+層２を
設けるために極めて高濃度に不純物をドープする
必要があり、このための専用拡散炉が必要な上、
P+層２の上に10μm程度以上もの厚さのシリコン
層３をエピタキシヤル成長させるという極めて高
度な技術を要する欠点がある。次に、第２図ない
し第４図に示す単結晶シリコン層３のエツチング
を完了するまでには長時間を要する上、エツチン
グ速度が結晶面方位によつて大きく異なるので、
シリコンウエーハ１面上に形成されるマイクロ片
持ち梁７の向きは、特定の結晶面方向に限られ自
由度がない。次に、第４図で示すマイクロ片持ち
梁７の下部の底面８、すなわち露出したP+層２
の上面は鏡面ではなく拡散反射面であるため、光
学素子として使用する際、底面８からの拡散反射
光が、マイクロ片持ち梁７の上面からの正反射光
束に混入する欠点がある。
下に述べる欠点を有している。まず、P+層２を
設けるために極めて高濃度に不純物をドープする
必要があり、このための専用拡散炉が必要な上、
P+層２の上に10μm程度以上もの厚さのシリコン
層３をエピタキシヤル成長させるという極めて高
度な技術を要する欠点がある。次に、第２図ない
し第４図に示す単結晶シリコン層３のエツチング
を完了するまでには長時間を要する上、エツチン
グ速度が結晶面方位によつて大きく異なるので、
シリコンウエーハ１面上に形成されるマイクロ片
持ち梁７の向きは、特定の結晶面方向に限られ自
由度がない。次に、第４図で示すマイクロ片持ち
梁７の下部の底面８、すなわち露出したP+層２
の上面は鏡面ではなく拡散反射面であるため、光
学素子として使用する際、底面８からの拡散反射
光が、マイクロ片持ち梁７の上面からの正反射光
束に混入する欠点がある。
この発明は上記の点に鑑みなされたもので、上
述した従来の欠点を解決できるシリコンウエーハ
上へのマイクロ片持ち梁の作製法を提供すること
を目的とする。
述した従来の欠点を解決できるシリコンウエーハ
上へのマイクロ片持ち梁の作製法を提供すること
を目的とする。
以下この発明の実施例を図面を参照して説明す
る。第５図ないし第８図はこの発明の実施例を示
す図である。各図において、Ａは平面図、ＢはＡ
における点線で示す部分での断面図である。
る。第５図ないし第８図はこの発明の実施例を示
す図である。各図において、Ａは平面図、ＢはＡ
における点線で示す部分での断面図である。
この図により実施例を説明すると、まず、鏡面
研磨したシリコンウエーハ１１を酸化処理して、
シリコンウエーハ１１上に約1μm厚の酸化シリコ
ン層（第１の酸化シリコン層）１２を生成する。
次に、その酸化シリコン層１２の表面に、CVD
法などによつて多結晶シリコン層１３を約20μm
生成した後、その表面を鏡面研磨して、多結晶シ
リコン層１３を約10μm程度の厚さの多結晶シリ
コン層とする。その後、再び酸化処理を行うこと
により、多結晶シリコン層１３の表面に約1μm厚
の酸化シリコン層（第２の酸化シリコン層）１４
を生成する。しかる後、少なくともマイクロ片持
ち梁となる部分の酸化シリコン層１４上に金属薄
膜１５を形成する。そして、この金属薄膜１５の
周囲の酸化シリコン層１４を凹型に除去して開口
部１６を形成する。（第５図参照） しかる後、この開口部１６を利用して多結晶シ
リコン層１３の化学エツチングを行う。このエツ
チングは第６図、第７図および第８図の順に進
む。すなわち、まず、開口部１６により露出した
部分の多結晶シリコン層１３が浅くエツチングさ
れ、以後、そのエツチング深さが次第に深くなる
と同時に、マイクロ片持ち梁となる部分の酸化シ
リコン層１４下の多結晶シリコン層１３へとエツ
チングが進む。よつて、このエツチングが終了す
ると、前記開口部１６で囲まれた部分の酸化シリ
コン層１４（上面に金属薄膜１５を有する）がマ
イクロ片持ち梁１７となる。なお、前記化学エツ
チングは酸化シリコン層１２で阻止されるため、
マイクロ片持ち梁１７の下の空間の深さは、多結
晶シリコン層１３の厚さと等しい深さとなる。
研磨したシリコンウエーハ１１を酸化処理して、
シリコンウエーハ１１上に約1μm厚の酸化シリコ
ン層（第１の酸化シリコン層）１２を生成する。
次に、その酸化シリコン層１２の表面に、CVD
法などによつて多結晶シリコン層１３を約20μm
生成した後、その表面を鏡面研磨して、多結晶シ
リコン層１３を約10μm程度の厚さの多結晶シリ
コン層とする。その後、再び酸化処理を行うこと
により、多結晶シリコン層１３の表面に約1μm厚
の酸化シリコン層（第２の酸化シリコン層）１４
を生成する。しかる後、少なくともマイクロ片持
ち梁となる部分の酸化シリコン層１４上に金属薄
膜１５を形成する。そして、この金属薄膜１５の
周囲の酸化シリコン層１４を凹型に除去して開口
部１６を形成する。（第５図参照） しかる後、この開口部１６を利用して多結晶シ
リコン層１３の化学エツチングを行う。このエツ
チングは第６図、第７図および第８図の順に進
む。すなわち、まず、開口部１６により露出した
部分の多結晶シリコン層１３が浅くエツチングさ
れ、以後、そのエツチング深さが次第に深くなる
と同時に、マイクロ片持ち梁となる部分の酸化シ
リコン層１４下の多結晶シリコン層１３へとエツ
チングが進む。よつて、このエツチングが終了す
ると、前記開口部１６で囲まれた部分の酸化シリ
コン層１４（上面に金属薄膜１５を有する）がマ
イクロ片持ち梁１７となる。なお、前記化学エツ
チングは酸化シリコン層１２で阻止されるため、
マイクロ片持ち梁１７の下の空間の深さは、多結
晶シリコン層１３の厚さと等しい深さとなる。
以上の説明から明らかなように、この発明の方
法においては、従来のP+層に代えて酸化シリコ
ン層を用い、かつシリコン層に代えて、CVD法
などによつて生成する多結晶シリコン層を用い
る。
法においては、従来のP+層に代えて酸化シリコ
ン層を用い、かつシリコン層に代えて、CVD法
などによつて生成する多結晶シリコン層を用い
る。
したがつて、この発明の作製法によれば、ま
ず、作製工程中に不純物を高濃度にドープする作
業がないので、通常の半導体素子製造工程が応用
できる利点を持つ。次に、高濃度に不純物をドー
プすることで荒れているシリコンウエーハ表面上
に、10μm以上もの単結晶シリコン層を成長させ
るという、高度の技術を要しないで、CVD法な
どにより多結晶シリコンを生成するという簡単な
手法が使用できる利点がある。また、従来の方法
で作製したマイクロ片持ち梁では、マイクロ片持
ち梁の下部の底面が鏡面にならないのに対して、
この方法で作製したマイクロ片持ち梁では多結晶
シリコン層を生成する前の、鏡面仕上げされた状
態の酸化シリコン層（シリコンウエーハ表面を鏡
面研磨しておくことにより、酸化シリコン層表面
は当然、鏡面仕上げされたものとなる）が露出す
るため、このマイクロ片持ち梁を光偏向素子のよ
うな光学素子として使用する場合、底面１８（第
８図に示す）からの拡散反射光が極めて少ないと
いう利点がある。また、この作製法は、多結晶シ
リコン層を化学エツチングすることでマイクロ片
持ち梁を形成するので、マイクロ片持ち梁の方向
が特定の方向に限定されることがない上、エツチ
ングに要する時間が非常に少ないという利点を有
する。また、従来の作製法ではエピタクシーによ
り単結晶シリコン層を形成するので、マイクロ片
持ち梁の上にさらに同様の工程をくり返えして多
層構造のマイクロ片持ち梁を作成することは不可
能であるが、この方法は多結晶シリコン層を生成
するので、多層構造が可能であるという利点があ
る。
ず、作製工程中に不純物を高濃度にドープする作
業がないので、通常の半導体素子製造工程が応用
できる利点を持つ。次に、高濃度に不純物をドー
プすることで荒れているシリコンウエーハ表面上
に、10μm以上もの単結晶シリコン層を成長させ
るという、高度の技術を要しないで、CVD法な
どにより多結晶シリコンを生成するという簡単な
手法が使用できる利点がある。また、従来の方法
で作製したマイクロ片持ち梁では、マイクロ片持
ち梁の下部の底面が鏡面にならないのに対して、
この方法で作製したマイクロ片持ち梁では多結晶
シリコン層を生成する前の、鏡面仕上げされた状
態の酸化シリコン層（シリコンウエーハ表面を鏡
面研磨しておくことにより、酸化シリコン層表面
は当然、鏡面仕上げされたものとなる）が露出す
るため、このマイクロ片持ち梁を光偏向素子のよ
うな光学素子として使用する場合、底面１８（第
８図に示す）からの拡散反射光が極めて少ないと
いう利点がある。また、この作製法は、多結晶シ
リコン層を化学エツチングすることでマイクロ片
持ち梁を形成するので、マイクロ片持ち梁の方向
が特定の方向に限定されることがない上、エツチ
ングに要する時間が非常に少ないという利点を有
する。また、従来の作製法ではエピタクシーによ
り単結晶シリコン層を形成するので、マイクロ片
持ち梁の上にさらに同様の工程をくり返えして多
層構造のマイクロ片持ち梁を作成することは不可
能であるが、この方法は多結晶シリコン層を生成
するので、多層構造が可能であるという利点があ
る。
第１図ないし第４図はマイクロ片持ち梁の作製
法を示し、それぞれＡは平面図、それぞれＢは断
面図、第５図ないし第８図はこの発明のマイクロ
片持ち梁の作製法を示し、それぞれＡは平面図、
それぞれＢは断面図である。 １１……シリコンウエーハ、１２……酸化シリ
コン層、１３……多結晶シリコン層、１４……酸
化シリコン層、１５……金属薄膜、１６……開口
部、１７……マイクロ片持ち梁。
法を示し、それぞれＡは平面図、それぞれＢは断
面図、第５図ないし第８図はこの発明のマイクロ
片持ち梁の作製法を示し、それぞれＡは平面図、
それぞれＢは断面図である。 １１……シリコンウエーハ、１２……酸化シリ
コン層、１３……多結晶シリコン層、１４……酸
化シリコン層、１５……金属薄膜、１６……開口
部、１７……マイクロ片持ち梁。
Claims (1)
- １ 鏡面研磨したシリコンウエーハ上に第１の酸
化シリコン層を形成する工程と、その第１の酸化
シリコン層上に多結晶シリコン層を形成した後、
その表面に鏡面研磨を施す工程と、その鏡面研磨
面上に第２の酸化シリコン層を形成し、さらに少
なくともマイクロ片持ち梁となる部分の第２の酸
化シリコン層上に金属薄膜を形成する工程と、こ
の金属薄膜周囲の第２の酸化シリコン層を凹型に
除去して開口部を形成する工程と、この開口部に
より露出した多結晶シリコン層およびマイクロ片
持ち梁となる部分の第２の酸化シリコン層下の多
結晶シリコン層を除去する工程とを具備してなる
シリコンウエーハ上へのマイクロ片持ち梁の作製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186837A JPS5889859A (ja) | 1981-11-24 | 1981-11-24 | シリコンウエ−ハ上へのマイクロ片持ち梁の作製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186837A JPS5889859A (ja) | 1981-11-24 | 1981-11-24 | シリコンウエ−ハ上へのマイクロ片持ち梁の作製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889859A JPS5889859A (ja) | 1983-05-28 |
| JPH0113231B2 true JPH0113231B2 (ja) | 1989-03-03 |
Family
ID=16195490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186837A Granted JPS5889859A (ja) | 1981-11-24 | 1981-11-24 | シリコンウエ−ハ上へのマイクロ片持ち梁の作製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889859A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266531A (en) * | 1991-01-30 | 1993-11-30 | Cordata Incorporated | Dynamic holographic display with cantilever |
| DE69333551T2 (de) * | 1993-02-04 | 2005-06-23 | Cornell Research Foundation, Inc. | Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren |
| US5426070A (en) * | 1993-05-26 | 1995-06-20 | Cornell Research Foundation, Inc. | Microstructures and high temperature isolation process for fabrication thereof |
| US5640133A (en) * | 1995-06-23 | 1997-06-17 | Cornell Research Foundation, Inc. | Capacitance based tunable micromechanical resonators |
| FR2757941B1 (fr) * | 1996-12-30 | 1999-01-22 | Commissariat Energie Atomique | Procede de realisation d'un element suspendu dans une structure micro-usinee |
| US6515751B1 (en) | 1999-03-11 | 2003-02-04 | Cornell Research Foundation Inc. | Mechanically resonant nanostructures |
-
1981
- 1981-11-24 JP JP56186837A patent/JPS5889859A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5889859A (ja) | 1983-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417075B1 (en) | Method for producing thin substrate layers | |
| US4510671A (en) | Dielectrically isolated transducer employing single crystal strain gages | |
| US4456901A (en) | Dielectrically isolated transducer employing single crystal strain gages | |
| US5888761A (en) | Etching method for forming air bridge pattern on silicon substrate | |
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| JP3347203B2 (ja) | 微細空洞形成方法及び微細空洞を有する微小装置 | |
| US4554059A (en) | Electrochemical dielectric isolation technique | |
| JPH0113231B2 (ja) | ||
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPH0472190B2 (ja) | ||
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| JPS6258541B2 (ja) | ||
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS595645A (ja) | 半導体装置の製造方法 | |
| KR100361525B1 (ko) | 반도체기판형성방법 | |
| JPS6243146A (ja) | 半導体集積回路の製造方法 | |
| JPS63182820A (ja) | 半導体基板のエツチング方法 | |
| JPH03241761A (ja) | 半導体装置 | |
| JPH09135017A (ja) | 量子デバイスの製造方法 | |
| JPH02228049A (ja) | 半導体装置の製造方法 | |
| JPS62247534A (ja) | 半導体装置の製造方法 | |
| JPH08293542A (ja) | 誘電体分離基板の製造方法 |