JPH0113309B2

JPH0113309B2 -

Info

Publication number: JPH0113309B2
Application number: JP13236482A
Authority: JP
Inventors: Seiichi Yamano; Haruo Ogiwara
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1982-07-28
Filing date: 1982-07-28
Publication date: 1989-03-06
Also published as: JPS5925578A

Description

【発明の詳細な説明】この発明は直流電力をスイツチングしてトラン
スの１次巻線へ供給し、そのトランスの２次巻線
の出力を整流平滑して直流出力を得るDC−DC変
換回路に関し、特に入出力間を高インピーダンス
で分離し、しかも同相モードスイツチング雑音の
発生が少ない回路に係わる。

＜背景＞この種のDC−DC変換回路は例えばデイジタル
加入者線伝送方式における加入者宅内側に設置さ
れるデイジタル回線終端装置の電源として用いら
れる。即ち第１図に示すように、加入者宅内側に
設置されるデイジタル回線終端装置１１は一般に
局からの遠方給電によつて動作するように構成さ
れ、デイジタル回線終端装置１１に接続された平
衡形ケーブルの加入者線１２上にはデイジタル信
号と給電直流電流とが重畳されている。加入者線
１２の他端は図に示してないが局内に引込まれ、
局内側のデイジタル回線終端装置に接続される。
加入者線１２上のデイジタル信号は装置１１との
接続点１３、トランス１４を介してパルス伝送回
路１５に入力される。パルス伝送回路１５は等化
増幅回路、パルス送信回路などから構成される。
加入者線１２上の給電直流電流は接続点１３、電
力分離フイルタ１６ａ，１６ｂを介してDC−DC
変換回路１７の１次側１８ａ，１８ｂに入力さ
れ、これら１次側１８ａ，１８ｂ間には例えば直
流電圧30Vが印加される。DC−DC変換回路１７
ではDC−DC変換を行い、DC−DC変換回路１７
の２次側１９ａ，１９ｂ間には、例えば直流電圧
5Vを発生する。デイジタル回線終端装置１１の
主要部あるいは全体は、DC−DC変換回路１７の
２次側１９ａ，１９ｂの出力によつて動作する。
接続点１３及びフイルタ１６ａ，１６ｂの接続点
とトランス１４との間に挿入された直流阻止コン
デンサ２１はトランス１４に給電直流電流を流さ
ないために設けている。電力分離フイルタ１６
ａ，１６ｂは、直流低インピーダンス、交流高イ
ンピーダンスとなるように例えばコイルで構成さ
れている。これは、DC−DC変換回路１７の１次
側１８ａ，１８ｂ間の交流インピーダンスが低い
ため、デイジタル信号を短絡することを避けるた
めである。

さて、以上の構成のデイジタル回線終端装置１
１の電源であるDC−DC変換回路１７に、従来構
成のDC−DC変換回路を適用する場合、以下の欠
点が生じる。

(a) DC−DC変換回路１７の１次側と２次側との
間、すなわち１次側１８ａ及び２次側１９ａ
間、あるいは１次側１８ｂ及び２次側１９ｂ
間、にDC−DC変換回路１７のスイツチングに
ともなうスイツチング雑音v₁、いわゆる同相モ
ードスイツチング雑音が発生する。この同相モ
ードスイツチング雑音は、加入者線１２及びデ
イジタル回線終端装置１１などによつて決る不
平衡減衰量に応じて差動モード音に変換され、
トランス１４の２次側２２ａ，２２ｂ間に廻り
込み、デイジタル信号の符号誤りの原因とな
る。このため同相モードスイツチング雑音の発
生を充分に小さくする必要があるが、従来の
DC−DC変換回路ではこれを満足させることが
できなかつた。

(b) 加入者線１２上には、アナログ電話回線から
のインパルス性雑音等の各種縦雑音が誘導さ
れ、デイジタル信号の符号誤りの原因となるた
め、デイジタル回線終端装置１１の不平衡減衰
量は充分に高くする必要がある。前記(a)項に記
載した欠点を除去するため、第２図に示すよう
にDC−DC変換回路１７のスイツチング周波数
で充分に低インピーダンスの外付コンデンサ２
３を、１次側１８ａ及び２次側１９ａ間（ある
いは１次側１８ｂ及び２次側１９ｂ間）に接続
することにより前記同相モードスイツチング雑
音を抑圧しているものがある。しかし、このよ
うな構成とし、かつDC−DC変換回路１７の２
次側１９ａあるいは１９ｂを低インピーダンス
でアースに接続する場合、電力分離フイルタ１
６ａ（あるいは１６ｂ）用のコイルと外付コン
デンサ２３とから縦回路に共振点を形成し、こ
の共振点においてデイジタル回線終端装置１１
の不平衡減衰量が極度に劣化し符号誤りを生じ
る。このため、前記共振点をパルス伝送帯帯域
より充分に高い周波数とする必要があり、これ
には外付コンデンサ２３を除去し、DC−DC変
換回路１７の１次側１８ａ，１８ｂと２次側１
９ａ，１９ｂとをトランス１４のストレー容量
程度の高インピーダンスで分離することが必要
である。しかし、このようにすると従来の回路
構成では前記(a)項に記載した欠点が生じる。

以下これらの点について更に詳細に説明する。

第３図に従来のDC−DC変換回路の基本構成を
示す。直流電源２４から１次側１８ａ，１８ｂを
通じて入力された直流入力電圧E₁はスイツチ素
子２５のオン／オフの繰返し動作（以下スイツチ
ングと呼ぶ）により交番電圧（以下スイツチング
電圧と呼ぶ）に変換され、トランス２６の１次巻
線２７の両端２９，３１間にはスイツチング電圧
e₁が生じる。このためトランス２６の２次巻線２
８の両端３２，３３間にはスイツチング電圧e₂が
誘起される。このスイツチング電圧e₂はダイオー
ド３４で半波整流され、出力コンデンサ３５で平
滑され、直流出力電圧E₂が得られ、この直流出
力は２次側１９ａ，１９ｂを通じて負荷３６へ供
給される。なお１次巻線２７の両端２９，３１間
に誘起されるスイツチング電圧e₁と２次巻線２８
の両端３２，３３間に誘起されるスイツチング電
圧e₂との比は１次巻線２７と２次巻線２８との巻
線比により定まる。直流電源２４の両端間に入力
コンデンサ３７が接続され、またスイツチ素子２
５は例えばトランジスタであつて、このトランジ
スタ２５は１次巻線２７と直列に挿入され、トラ
ンジスタ２５のベース・エミツタ間に駆動回路３
８が接続されている。

この第３図に示した従来のDC−DC変換回路で
は１次側−２次側間、すなわち１次側１８ａ、２
次側１９ａ間に大きなスイツチング電圧が発生す
る欠点であつた。これを同相モードスイツチング
雑音と呼び、以下第４図を用いて説明する。第４
図は第３図に示したDC−DC変換回路において、
同相モードスイツチング雑音の発生機構を交流成
分に着目して示したものである。第４図中の記号
は第３図に順じ、e₁、e₂、v₁及びv₂は任意の時点
での各端子間のスイツチング電圧を、また矢印は
各電圧極性の相互関係を示す。スイツチ素子２５
と電源２４との接続点を１次側１８ｂ、ダイオー
ド３４と出力コンデンサ３５との接続点を２次側
１９ｂとしている。巻線端２９，３２間のコンデ
ンサ４２、巻線端３１，３３間のコンデンサ４３
はそれぞれ１次巻線２７と２次巻線２８との間に
分布するストレー容量を集中定数回路で表わした
ものである。スイツチ素子２５、１次巻線２７、
入力コンデンサ３７よりなる閉回路を閉路と名
付け、１次巻線２７、２次巻線２８、コンデンサ
４２，４３よりなる閉回路を閉路と、２次巻線
２８、ダイオード３４、出力コンデンサ３５より
なる閉回路を閉路とそれぞれ呼ぶ。

第４図において、まず閉路に着目する。入力
コンデンサ３７はスイツチング周波数成分に対し
ては短絡（充分に低インピーダンス）であるから
その両端にはスイツチング電圧は発生しない。従
つてキルヒホツフの電圧側からスイツチ素子２５
の両端には１次巻線２７の両端２９，３１間に誘
起されるスイツチング電圧e₁に等しい振幅のスイ
ツチング電圧が逆位相で発生する。次に閉路に
着目する。出力コンデンサ３５はスイツチング周
波数成分に対しては短絡であるから、その両端に
はスイツチング電圧は発生しない。したがつてキ
ルヒホツフの電圧側からダイオード３４の両端に
は２次巻線２８の両端３２，３３間に誘起される
スイツチング電圧e₂に等しい振幅のスイツチング
電圧が逆位相で発生する。

次に閉路に着目する。通常コンデンサ４２，
４３の容量値はともに小さく、スイツチング周波
数を含む高周波域に亘り充分に高いインピーダン
スとなる。さて閉路において、コンデンサ４
２，４３の両端に発生するスイツチング電圧を
各々v₁、v₂とすると、キルヒホツフの電圧側から
v₁＋v₂＝e₁−e₂となる関係を満たす。また電圧v₁
とv₂の比は各々のコンデンサ４２，４３の容量値
に反比例する。コンデンサ４２の両端に発生する
スイツチング電圧v₁は同相モードスイツチング雑
音である。以下閉路部分の拡大図である第５図
を用いて説明する。第５図中の記号は第４図に順
ずる。各々コンデンサ４２，４３の容量値をC₁、
C₂とする。第５図から同相モードスイツチング
雑音の振幅値v₁は v₁＝C₂／C₁＋C₂（e₂−e₁） (1) となり、１次巻線２７の両端に生じるスイツチン
グ電圧e₁と、２次巻線２８の両端に誘起されるス
イツチング電圧e₂との双方の影響から発生する。
通常のDC−DC変換回路においてはe₁≠e₂であ
る。このため１次側１８ａ，１８ｂ、２次側１９
ａ，１９ｂ間を高インピーダンスで分離し、かつ
同相モードスイツチング雑音の発生を少なくする
ためにはコンデンサ４３の容量値C₂をコンデン
サ４２の容量値C₁に対して充分に小さくする必
要がある。しかし、コンデンサ４３の容量値C₂
はトランスの１次巻線２７、２次巻線２８及びコ
アの形状によつて定まり、容量値C₂はあまり小
さくできない。一方コンデンサ４２の容量値C₁
を大きくすると（例えばコンデンサ外付により）、
同相モードスイツチング雑音は小さくなるが、分
離フイルタと共振点を形成し、１次側１８ａ，１
８ｂ−２次側１９ａ，１９ｂ間が低インピーダン
スとなつて不平衡減衰量が異なる。以上から１次
側１８ａ，１８ｂ−２次側１９ａ，１９ｂ間を高
インピーダンスで分離し、かつ同相モードスイツ
チング雑音を低減化させることは従来技術は困難
であつた。一例として第３図に示した構成で直流
入力電圧E₁＝30V、直流出力電圧E₂＝5V、出力
電力1W程度のDC−DC変換回路においては、同
相モードスイツチング雑音はリツプル成分で約
10Vpp程度生じる。但し、１次、２次巻線の構成
によりこの雑音値は微妙に異なつてくる。

＜発明の概要＞この発明の目的は直流及びスイツチング周波数
を含む高周波域に亘り１次側−２次側間を高イン
ピーダンスで分離し、しかも同相モードスイツチ
ング雑音の発生が少ないDC−DC変換回路を提供
することにある。

この発明によれば１次巻線と２次巻線との間に
静電遮へい層が配され、この静電遮へい層は１次
巻線の静止端に接続され、かつ２次巻線の中点か
らみて、２次巻線の一方の側に静電遮へい層に対
して誘起される電圧と、１次巻線の他方の側に静
電遮へい層に対して誘起される電圧が互いに逆極
性となる打消手段が設けられる。

＜第１実施例＞第６図はこの発明の第１実施例を示す。この実
施例では２次巻線２８はその中点が開放されて２
次巻線２８ａ，２８ｂとされ、その開放端４４，
４５間に半波整流用のダイオード３４が接続され
て打消手段が構成される。また１次巻線２７と２
次巻線２８ａ，２８ｂとの間に静電遮へい層４６
が介在され、この静電遮へい層４６は１次巻線２
７の交流的な零電位点（以下静止端と呼ぶ）であ
る１次側１８ａに接続している。１次側１８ｂも
静止端であり、静電遮へい層４６を１次側１８ｂ
に接続しても効果は同一である。その他の記号は
第３図に順ずる。このような構成をしているから
以下に説明するように１次側１８ａ−２次側１９
ａ間に発生するスイツチング電圧、すなわち同相
モードスイツチング雑音を低減化する作用があ
る。

第３図に示した従来のDC−DC変換回路の場
合、同相モードスイツチング雑音は、式(1)から１
次巻線２７の両端に生じるスイツチング電圧e₁と
２次巻線２８の両端に誘起されるスイツチング電
圧e₂との双方の影響により発生する。しかし、第
６図に示した実施例では(i)１次巻線２７−２次巻
線２８ａ，２８ｂ間に静電遮へい層４６が設けら
れ、かつこれが１次巻線２７の静止端である１次
側１８ａに接続されていることにより、１次巻線
２７の両端に生じるスイツチング電圧e₁が１次側
１８ａ−２次側１９ａ間の電圧（同相モードスイ
ツチング雑音）として発生しない。(ii)また、半波
整流用ダイオード３４が２次巻線２８の中点に挿
入接続されていることにより、静電遮へい層４６
と２次巻線２８ａとの間のスイツチング電圧の電
位分布と、静電遮へい層４６と２次巻線２８ｂと
の間のスイツチング電圧の電位分布とが逆極性と
なり互いに打ち消し合つて２次巻線２８ａ，２８
ｂの各両端に生じるスイツチング電圧e₂／２が１次側１８ａ−２次側１９ａ間の電圧（同相モードス
イツチング雑音）として発生しない。

これらの点につき第７図を用いて更に詳細に説
明する。第７図は第６図に示したDC−DC変換回
路において同相モードスイツチング雑音の低減化
作用を交流成分に着目して示したものである。第
７図中の記号は第５図に順じ、e₁、e₂及びv₁は任
意の時点での各端子間のスイツチング電圧をまた
矢印は各電圧極性の相互関係を示す。コンデンサ
４７，４８は２次巻線２８ａと静電遮へい層４６
との間に分布するストレー容量を集中定数回路で
表わし、コンデンサ４７，４８はそれぞれ２次巻
線２８ａの両端３２，４４と静電遮へい層４６と
の間に接続してある。コンデンサ４９，５１は２
次巻線２８ｂと静電遮へい層４６との間に分布す
るストレー容量を集中定数回路で表わし、コンデ
ンサ４９，５１はそれぞれ２次巻線２８ｂの両端
４５，３３と静電遮へい層４６との間に接続され
る。コンデンサ５２，５３は１次巻線２７と静電
遮へい層４６との間に分布するストレー容量を集
中定数回路で表わし、コンデンサ５２，５３は１
次巻線２７の両端２９，３１と静電遮へい層４６
との間に接続される。コンデンサ３７、１次巻線
２７、スイツチ素子２５の閉回路を閉路とし、
１次巻線２７、コンデンサ５２，５３、静電遮へ
い層４６の閉回路を閉路とし、２次巻線２８
ａ、コンデンサ４７，４８、静電遮へい層４６の
閉回路を閉路とし、ダイオード３４、コンデン
サ４８，４９、静電遮へい層４６の閉回路を閉路
とし、２次巻線２８ｂ、コンデンサ４９，５
１、静電遮へい層４６の閉回路を閉路とし、２
次巻線２８ａ，２８ｂ、ダイオード３４、コンデ
ンサ４７，５１、静電遮へい層４６の閉回路を閉
路とし、２次巻線２８ａ，２８ｂ、ダイオード
３４、出力コンデンサ３５の閉回路を閉路とす
る。

最初に上記(i)項を説明する。第７図において、
まず閉路に着目する。入力コンデンサ３７はス
イツチング周波数成分に対しては短絡（充分に低
インピーダンス）であるから、その両端にはスイ
ツチング電圧は発生しない。従つてキルヒホツフ
の電圧則からスイツチ素子２５の両端には１次巻
線２７の両端２９，３１間に誘起されるスイツチ
ング電圧e₁に等しい振幅のスイツチング電圧が逆
位相で発生する。次に閉路に着目する。コンデ
ンサ５２の両端は静電遮へい層４６により短絡さ
れているからスイツチング電圧は発生しない。し
たがつて、閉路におけるキルヒホツフの電圧則
からコンデンサ５３の両端には１次巻線２７の両
端２９，３１間に生じるスイツチング電圧e₁に等
しい振幅のスイツチング電圧が逆位相で発生す
る。以上から１次側に発生するスイツチング電圧
e₁は静電遮へい層４６により１次側のみに閉じ１
次側１８ａ−２次側１９ａ間の電圧には影響を及
ぼさないことが説明された。

次に前記(ii)項について説明する。第７図におい
て閉路に着目する。出力コンデンサ３５はスイ
ツチング周波数成分に対しては短絡であるから、
その両端にはスイツチング電圧は発生しない。２
次巻線２８は中点４４，４５にて２分割されてい
るから、２次巻線２８ａの両端３２，４４間と２
次巻線２８ｂの両端３３，４５間とには、等しい
振幅のスイツチング電圧e₂／２が同位相で誘起される。ここで閉路におけるキルヒホツフの電圧側
からダイオード３４の両端には２次巻線２８ａの
両端３２，４４間、２次巻線２８ｂの両端４５，
３３間にそれぞれ誘起されるスイツチング電圧の
和e₂に等しい振幅のスイツチング電圧が逆位相で
発生する。

次に閉路、及びに着目する。通常コンデ
ンサ４７，４８，４９及び５１の容量値はともに
小さく、スイツチング周波数を含む高周波域に亘
り充分に高インピーダンスとなる。また、通常２
次巻線２８ａ，２８ｂとその一端３２，４５を同
一側としてバイフアイラ巻きにすることにより、
静電遮へい層４６−巻線端３２間と、静電遮へい
層４６−巻線端４５間との物理的な位置関係は等
しくなる。このため、コンデンサ４７とコンデン
サ４９の容量値は概ね等しく、これをC₃とする。
同様に静電遮へい層４６−巻線端４４間と静電遮
へい層４６−巻線点３３間との物理的な位置関係
は等しい。このためコンデンサ４８とコンデンサ
５１の容量値は概ね等しく、これをC₄とする。

ここで閉路に着目する。コンデンサ４７の両
端にスイツチング電圧v₁が発生したとする。先に
述べた２次巻線２８ａ，２８ｂの電圧とダイオー
ド３４の電圧とは等しく逆位相であるから、キル
ヒホツフの電圧則から、コンデンサ５１の両端に
はコンデンサ４７の両端に発生するスイツチング
電圧v₁に等しい振幅のスイツチング電圧が逆位相
で発生する。このスイツチング電圧v₁は同層モー
ドスイツチング電圧である。次に第８図を用いて
説明する。第８図は第７図中の閉路、及び
部分を抽象したものであり、記号は第７図に順ず
る。コンデンサ４７，４９の容量値をC₃、コン
デンサ４７，５１の容量値をC₄とする。第８図
の閉路、及びについてそれぞれ閉路方程式
を解くと、 v₁＝C₄−C₃／C₃＋C₄ e₂／４ (2) v₂＝3C₃＋C₄／C₃＋C₄ e₂／４ (3) v₃＝C₃＋3C₄／C₃＋C₄ e₂／４ (4) となる。式(2)から同相モードスイツチング雑音は
コンデンサ４７，４９の容量値C₃とコンデンサ
４８，５１の容量値C₄との差が小さい程、低減
化される。さて、第６図において、静電遮へい層
４６−巻線端３２（あるいは４５）間のストレー
容量と静電遮へい層４６−巻線端４４（あるいは
３３）間のストレー容量を等しくする技術は比較
的容易であり、静電遮へい層４６に対する巻線端
３２（あるいは４５）の物理的位置と、静電遮へ
い層４６−巻線端４４（あるいは３３）との物理
的位置を対称とすればよい。例えば２次巻線２８
ａ，２８ｂを静電遮へい層４６に対して１層巻き
となるよう構成すればよい。すなわち、第８図に
おいてコンデンサ４７（あるいはコンデンサ４
９）の容量値C₃と、コンデンサ４８（あるいは
コンデンサ５１）の容量値C₄とを概ね等しくす
る技術は既知である。以上から半波整流用のダイ
オード３４を２次巻線２８の中点に挿入接続する
ことにより、２次巻線２８ａ，２８ｂの両端に誘
起されるスイツチング電圧e₂／２が１次側１８ａ− ２次側１９ａ間の電圧に及ぼす影響を低減化させ
得ることを説明できた。

以上、第６図に示した構成により直流及びスイ
ツチング周波数を含む高周波数に亘り１次側１８
ａ，１８ｂ−２次側１９ａ，１９ｂ間を高インピ
ーダンスで分離し、かつ同相モードスイツチング
雑音の発生が少ないDC−DC変換回路を提供し得
る。

第６図において２次側が多出力で２次巻線を複
数個有するDC−DC変換回路とする場合には１次
巻線、複数の２次巻線を順次同軸心上に形成し、
２次巻線相互間にも静電遮へい層を設け、かつこ
の静電遮へい層を、１次巻線−２次巻線間の静電
遮へい層４６に接続した構成とすることが、同相
モードスイツチング雑音の発生を少なくする上で
有利である。

＜第２実施例＞以上はいわゆる電流伝送形、つまり第６図にお
いて、１次側のスイツチ素子２５がオフの時に、
２次側の半波整流用のダイオード３４が導通する
形式のDC−DC変換回路にこの発明を適用した
が、いわゆる電圧伝送形、つまり１次側のスイツ
チ素子がオンの時に２次側の半波整流用のダイオ
ードが導通する形式のDC−DC変換回路にも、こ
の発明を適用できる。第６図を対応するこの発明
の電圧伝送形のDC−DC変換回路を第９図に示
す。これらの場合において整流用ダイオード３４
が第６図の場合と逆極性とされ、その他は同一構
成である。

＜効果＞以上説明したようにこの発明により、直流及び
スイツチング周波数を含む高周波域に亘り１次側
及び２次側間を高インピーダンスで分離し、かつ
同相モードスイツチング雑音の発生が少ないDC
−DC変換回路が提供できるため、平衡形ケーブ
ルを用いたデイジタル加入者線伝送系において、
局からの遠方給電によつて動作する加入者宅内側
に設置されるデイジタル回線終端装置用の受電用
電源としての適用に利点がある。具体的にはDC
−DC変換回路の発生するスイツチング雑音のパ
ルス伝送系回路への廻り込みが少なく、デイジタ
ル回線終端装置と加入者線との高インピーダンス
分離が可能である。これによる効果はパルス伝送
帯域においてデイジタル回線終端装置の高い不平
衡減衰量が得られ、加入者線上に誘導される大き
な縦雑音に対してデイジタル信号の符号誤りを極
力抑圧し得ることである。

次に数値例を示す。第６図に示した構成におい
て、入力電圧E₁を約26V、入力電流を約24ｍＡ、
出力電圧E₂を5V±3.5％、出力電力約500ｍW1次
巻線２７の巻線数を80回程度、２次巻線２８ａ，
２８ｂの巻線数を各８回程度の２線巻き（バイフ
アイラ巻き）、静電遮へい層４６は銅箔、スイツ
チ素子２５はMOS−FET、整流用ダイオード３
４はシヨツトキーバリアダイオード、トランス２
次巻線２８ａ，２８ｂは静電遮へい層４６に対し
て１層巻き、スイツチング周波数約70KHzとした
DC−DC変換回路において、同相モードスイツチ
ング雑音はリツプル成分で約0.5Vpp、電力変換
効率は約80％であつた。なお、スイツチ素子の駆
動回路３８は他励形あるいは自励形としても、上
記同相モードスイツチング雑音は同一であつた。

【図面の簡単な説明】

第１図及び第２図はそれぞれ加入者宅内側に設
置されるデイジタル回線終端装置の構成を示す
図、第３図は従来の電流伝送形DC−DC変換回路
の基本構成を示す接続図、第４図は第３図のDC
−DC変換回路における同相モードスイツチング
雑音発生機構の説明図、第５図は第４図の閉路
部分の拡大図、第６図はこの発明を電流伝送形
DC−DC変換回路に適用した実施例を示す接続
図、第７図は第６図のDC−DC変換回路における
同相モードスイツチング雑音低減化作用の説明
図、第８図は第７図の閉路、、部分の拡大
図、第９図はこの発明を電圧伝送形DC−DC変換
回路に適用した実施例を示す接続図である。２４：直流電源、２５：スイツチ素子、２６：
トランス、２７：１次巻線、２８：２次巻線、２
８ａ，２８ｂ：中点で２分割した２次巻線、３
４：半波整流用のダイオード、３５：出力コンデ
ンサ、３６：負荷、３７：入力コンデンサ、３
８：スイツチ素子の駆動回路、４６：静電遮へい
層。

Claims

【特許請求の範囲】

１直流電力をスイツチングしてトランスの１次
巻線へ供給し、そのトランスの２次巻線の出力を
整流平滑して直流出力を得るDC−DC変換回路に
おいて、前記１次巻線と２次巻線との間に、その
１次巻線の静止端に接続された静電遮へい層を有
し、前記２次巻線がその中点で開放され、その開
放端子間に前記整流のための半波整流用のダイオ
ードが接続されたものであることを特徴とする
DC−DC変換回路。