JPH0530145B2

JPH0530145B2 -

Info

Publication number: JPH0530145B2
Application number: JP63262622A
Authority: JP
Inventors: Seiichi Yamano; Haruo Ogiwara
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1988-10-18
Filing date: 1988-10-18
Publication date: 1993-05-07
Also published as: JPH0295168A

Description

【発明の詳細な説明】この発明は直流電力をスイツチングしてトラン
スの１次巻線へ供給し、そのトランスの２次巻線
の出力を整流平滑して直流出力を得るDC−DC変
換回路に関し、特に入出力間を高インピーダンス
で分離し、しかも同相モードスイツチング雑音の
発生が少ない回路に係わる。

＜背景＞この種のDC−DC変換回路は例えばデイジタル
加入者線伝送方式における加入者宅内側に設置さ
れるデイジタル回線終端装置の電源として用いら
れる。即ち第１図に示すように、加入者宅内側に
設置されるデイジタル回線終端装置１１は一般に
局からの遠方給電によつて動作するように構成さ
れ、デイジタル回線終端装置１１に接続された平
衡形ケーブルの加入者線１２上にはデイジタル信
号と給電直流電流とが重畳されている。加入者線
１２の他端は図に示していないが局内に引込ま
れ、局内側のデイジタル回線終端装置に接続され
る。加入者線１２上のデイジタル信号は装置１１
との接続点１３、トランス１４を介してパルス伝
送回路１５に入力される。パルス伝送回路１５は
等化増幅回路、パルス送信回路などから構成され
る。加入者線１２上の給電直流電流は接続点１
３、電力分離フイルタ１６ａ，１６ｂを介して
DC−DC変換回路１７の１次側１８ａ，１８ｂに
入力され、これら１次側１８ａ，１８ｂ間には例
えば直流電圧30Vが印加される。DC−DC変換回
路１７ではDC−DC変換を行い、DC−DC変換回
路１７の２次側１９ａ，１９ｂ間には、例えば直
流電圧5Vを発生する。デイジタル回線終端装置
１１の主要部あるいは全体は、DC−DC変換回路
１７の２次側１９ａ，１９ｂの出力によつて動作
する。接続点１３及びフイルタ１６ａ，１６ｂの
接続点とトランス１４との間に挿入された直流阻
止コンデンサ２１はトランス１４に給電直流電流
を流さないために設けている。電力分離フイルタ
１６ａ，１６ｂは、直流低インピーダンス、交流
高インピーダンスとなるように例えばコイルで構
成されている。これは、DC−DC変換回路１７の
１次側１８ａ，１８ｂ間の交流インピーダンスが
低いため、デイジタル信号を短絡することを避け
るためである。

さて、以上の構成のデイジタル回線終端装置１
１の電源であるDC−DC変換回路１７に、従来構
成のDC−DC変換回路を適用する場合、以下の欠
点が生じる。

(a) DC−DC変換回路１７の１次側と２次側との
間、すなわち１次側１８ａ及び２次側１９ａ
間、あるいは１次側１８ｂ及び２次側１９ｂ
間、にDC−DC変換回路１７のスイツチングに
ともなうスイツチング雑音v₁、いわゆる同相モ
ードスイツチング雑音が発生する。この同相モ
ードスイツチング雑音は、加入者線１２及びデ
イジタル回線終端装置１１などによつて決る不
平衡減衰量に応じて差動モード雑音に変換さ
れ、トランス１４の２次側２２ａ，２２ｂ間に
廻り込み、デイジタル信号の符号誤りの原因と
なる。このため同相モードスイツチング雑音の
発生を充分に小さくする必要があるが、従来の
DC−DC変換回路ではこれを満足させることが
できなかつた。

(b) 加入者線１２上には、アナログ電話回線から
のインパルス性雑音等の各種縦雑音が誘導さ
れ、デイジタル信号の符号誤りの原因となるた
め、デイジタル回線終端装置１１の不平衡減衰
量は充分に高くする必要がある。前記(a)項に記
載した欠点を除去するため、第２図に示すよう
にDC−DC変換回路１７のスイツチング周波数
で充分に低インピーダンスの外付コンデンサ２
３を、１次側１８ａ及び２次側１９ａ間（ある
いは１次側１８ｂ及び２次側１９ｂ間）に接続
することにより前記同相モードスイツチング雑
音を抑圧しているものがある。しかし、このよ
うな構成とし、かつDC−DC変換回路１７の２
次側１９ａあるいは１９ｂを低インピーダンス
でアースに接続する場合、電力分離フイルタ１
６ａ（あるいは１６ｂ）用のコイルと外付コン
デンサ２３とから縦回路に共振点を形成し、こ
の共振点においてデイジタル回線終端回路１１
の不平衡減衰量が極度に劣化し符号誤りを生じ
る。このため、前記共振点をパルス伝送帯域よ
り充分に高い周波数とする必要があり、これに
は外付コンデンサ２３を除去し、DC−DC変換
回路１７の１次側１８ａ，１８ｂと２次側１９
ａ，１９ｂとをトランス１４のストレー容量程
度の高インピーダンスで分離することが必要で
ある。しかし、このようにすると従来の回路構
成では前記(a)項に記載した欠点が生じる。

以下これらの点について更に詳細に説明する。

第３図に従来のDC−DC変換回路の基本構成を
示す。直流電源２４から１次側１８ａ，１８ｂを
通じて入力された直流入力電圧E₁はスイツチ素
子２５のオン／オフの繰返し動作（以下スイツチ
ングと呼ぶ）により交番電圧（以下スイツチング
電圧と呼ぶ）に変換され、トランス２６の１次巻
線２７の両端２９，３１間にはスイツチング電圧
e₁が生じる。このためトランス２６の２次巻線２
８の両端３２，３３間にはスイツチング電圧e₂が
誘起される。このスイツチング電圧e₂はダイオー
ド３４で半波整流され、出力コンデンサ３５で平
滑され、直流出力電圧E₂が得られ、この直流出
力は２次側１９ａ，１９ｂを通じて負荷３６へ供
給される。なお１次巻線２７の両端２９，３１間
に誘起されるスイツチング電圧e₁と２次巻線２８
の両端３２，３３間に誘起されるスイツチング電
圧e₂との比は１次巻線２７と２次巻線２８との巻
線比により定まる。直流電源２４の両端間に入力
コンデンサ３７が接続され、またスイツチ素子２
５は例えばトランジスタであつて、このトランジ
スタ２５は１次巻線２７と直列に挿入され、トラ
ンジスタ２５のベース・エミツタ間に駆動回路３
８が接続されている。

この第３図に示した従来のDC−DC変換回路で
は１次側−２次側間、すなわち１次側１８ａ、２
次側１９ａ間に大きなスイツチング電圧が発生す
る欠点があつた。これを同相モードスイツチング
雑音と呼び、以下第４図を用いて説明する。第４
図は第３図に示したDC−DC変換回路において、
同相モードスイツチング雑音の発生機構を交流成
分に着目して示したものである。第４図中の記号
は第３図に準じ、e₁，e₂，v₁及びv₂は任意の時点
での各端子間のスイツチング電圧を、また矢印は
各電圧極性の相互関係を示す。スイツチ素子２５
と電源２４との接続点を１次側１８ｂ、ダイオー
ド３４と出力コンデンサ３５との接続点を２次外
側１９ｂとしている。巻線端２９，３２間のコン
デンサ４２、巻線端３１，３３間のコンデサン４
３はそれぞれ１次巻線２７と２次巻線２８との間
に分布するストレー容量を集中定数回路で表わし
たものである。スイツチ素子２５、１次巻線２
７、入力コンデンサ３７よりなる閉回路を閉路
と名付け、１次巻線２７、２次巻線２８、コンデ
ンサ４２，４３よりなる閉回路を閉路と、２次
巻線２８、ダイオード３４、出力コンデンサ３５
よりなる閉回路を閉路とそれぞれ呼ぶ。

第４図において、まず閉路に着目する。入力
コンデンサ３７はスイツチング周波数成分に対し
ては短絡（充分に低インピーダンス）であるから
その両端にはスイツチング電圧は発生しない。従
つてキルヒホツフの電圧則からスイツチ素子２５
の両端には１次巻線２７の両端２９，３１間に誘
起されるスイツチング電圧e₁に等しい振幅のスイ
ツチング電圧が逆位相で発生する。次に閉路に
着目する。出力コンデンサ３５はスイツチング周
波数成分に対しては短絡であるから、その両端に
はスイツチング電圧は発生しない。したがつてキ
ルヒホツフの電圧則からダイオード３４の両端に
は２次巻線２８の両端３２，３３間に誘起される
スイツチング電圧e₂に等しい振幅のスイツチング
電圧が逆位相で発生する。

次に閉路に着目する。通常コンデンサ４２，
４３の容量値はともに小さく、スイツチング周波
数を含む高周波数に亘り充分に高いインピーダン
スとなる。さて閉路において、コンデンサ４
２，４３の両端に発生するスイツチング電圧を
各々v₁，v₂とすると、キルヒホツフの電圧則から
v₁＋v₂＝e₁−e₂となる関係を満たす。また電圧v₁
とv₂の比は各々のコンデンサ４２，４３の容量値
に反比例する。コンデンサ４２の両端に発生する
スイツチング電圧v₁は同相モードスイツチング雑
音である。以下閉路部分の拡大図である第５図
を用いて説明する。第５図中の記号は第４図に順
ずる。各々コンデンサ４２，４３の容量値をC₁，
C₂とする。第５図から同相モードスイツチング
雑音の振幅値v₁は v₁＝C₂／C₁＋C₂（e₂−e₁） (1) となり、１次巻線２７の両端に生じるスイツチン
グ電圧e₁と、２次巻線２８の両端に誘起されるス
イツチング電圧e₂との双方の影響から発生する。
通常のDC−DC変換回路においてはe₁≠e₂であ
る。このため１次側１８ａ，１８ｂ、２次側１９
ａ，１９ｂ間を高インピーダンスで分離し、かつ
同相モードスイツチング雑音の発生を少なくする
ためにはコンデンサ４３の容量値C₂をコンデン
サ４２の容量値C₁に対して充分に小さくする必
要がある。しかし、コンデンサ４３の容量値C₂
はトランスの１次巻線２７、２次巻線２８及びコ
アの形状によつて定まり、容量値C₂はあまり小
さくできない。一方コンデンサ４２の容量値C₁
を大きくすると（例えばコンデンサ外付により）、
同相モードスイツチング雑音は小さくなるが、１
次側１８ａ，１８ｂ−２次側１９ａ，１９ｂ間が
低インピーダンスとなる。以上から１次側１８
ａ，１８ｂ−２次側１９ａ，１９ｂ間を高インピ
ーダンスで分離し、かつ同相モードスイツチング
雑音を低減化させることは従来技術は困難であつ
た。一例として第３図に示した構成で直流入力電
圧E₁＝30V、直流出力電圧E₂＝5V、出力電圧1W
程度のDC−DC変換回路においては、同相モード
スイツチング雑音はリツプル成分で約10Vpp程度
生じる。但し、１次、２次巻線の構成によりこの
雑音値は微妙に異なつてくる。

＜発明の概要＞この発明の目的は直流及びスイツチング周波数
を含む高周波域に亘り１次側−２次側間を高イン
ピーダンスで分離し、しかも同相モードスイツチ
ング雑音の発生が少ないDC−DC変換回路を提供
することにある。

この発明によれば１次巻線と２次巻線との間に
静電遮へい層が配され、この静電遮へい層は１次
巻線の静止端に接続され、かつ２次巻線の中点か
らみて、２次巻線の一方の側に静電遮へい層に対
して誘起される電圧と、１次巻線の他方の側に静
電遮へい層に対して誘起される電圧が互いに逆極
性となる打消手段が設けられる。

＜第１実施例＞第６図はこの発明の第１実施例を示し、半波整
流用のダイオード３４ａ，３４ｂが２次巻線２８
の両端にそれぞれ直列に接続される。ダイオード
３４ａ，３４ｂの他端は出力コンデンサ３５の両
端に接続される。１次巻線２７と２次巻線２８と
の間に静電遮へい層４６が介在される。この静電
遮へい層４６は１次巻線２７の交流的な０電位点
（以下静止端と呼ぶ）である巻線端２９に接続し
ている。１次側１８ｂも静止端であり、静電遮へ
い層４６を１次側１８ｂに接続しても効果は同一
である。その他の記号は第３図に順ずる。このよ
うな構造をしているから以下に述べるように１次
側１８ａ、２次側１９ａ間に発生するスイツチン
グ電圧、即ち同相モードスイツチング雑音を低減
化する作用がある。第６図に示した構成によれば
(i)１次巻線２７−２次巻線２８間に静電遮へい層
４６が設けられ、かつこれは１次巻線２７の静止
端である巻線端２９に接続されていることにより
１次巻線２７の両端に生じるスイツチング電圧e₁
が１次側１８ａ、２次側１９ａ間の電圧（同相モ
ードスイツチング雑音）として発生しない。(ii)半
波整流用のダイオード３４ａ，３４ｂが２次巻線
２８の両端にそれぞれ接続され、静電遮へい層４
６−巻線端３２（あるいは３３）間に発生するス
イツチング電圧とダイオード３４ｂ（あるいはダ
イオード３４ａ）の両端である巻線端３２（ある
いは３３）−２次側１９ａ（あるいは１９ｂ）間に
発生するスイツチング電圧とが逆極性となり、互
いに打ち消し合うことにより、２次巻線２８の両
端に生じるスイツチング電圧e₂が１次側１８ａ−
２次側１９ａ間の電圧（同相モードスイツチング
雑音）として発生しない。

これらについて第７図を用いて詳細に説明す
る。第７図は第６図に示したDC−DC変換回路に
おいて同相モードスイツチング雑音の低減化作用
を交流成分に着目して示したものである。第７図
中の記号は第６図に準じ、e₁，e₂，v₁及びv₂は任
意の時点での各端子間のスイツチング電圧を、ま
た矢印は各電圧極性の相互関係を示す。

コンデンサ４７は２次巻線２８と静電遮へい層
４６との間に分布するストレー容量を集中定数回
路で表わし、コンデンサ４７は２次巻線２８の端
子３２と静遮へい層４６との間に接続してある。
コンデンサ５１は２次巻線２８と静電遮へい層４
６との間に分布するストレー容量を集中定数回路
で表わし、コンデンサ５１は２次巻線２８の端子
３３と静電遮へい層４６との間に接続される。コ
ンデンサ５２，５３は１次巻線２７と静電遮へい
層４６との間に分布するストレー容量を集中定数
回路で表わし、コンデンサ５２，５３は１次巻線
２７の両端２９，３１と静電遮へい層４６との間
に接続される。コンデンサ３７、１次巻線２７、
スイツチ素子２５の閉回路を閉路とし、１次巻
線２７、コンデンサ５２，５３、静電遮へい層４
６の閉回路を閉路とし、閉路は２次巻線２
８、コンデンサ４７，５１、静電遮へい層４６で
構成され、閉路は２次巻線２８、ダイオード３
４ａ，３４ｂコンデンサ３５で構成される。最初
に前記(i)項を説明する。第７図において、まず閉
路に着目する。入力コンデンサ３７はスイツチ
ング周波数成分に対しては短絡（充分に低インピ
ーダンス）であるから、その両端にはスイツチン
グ電圧は発生しない。従つてキルヒホツフの電圧
則からスイツチ素子２５の両端には１次巻線２７
の両端２９，３１間に誘起されるスイツチング電
圧e₁に等しい振幅のスイツチング電圧が逆位相で
発生する。次に閉路に着目する。コンデンサ５
２，５３は１次巻線２７と静電遮へい層４６との
間に分布するストレー容量を集中定数回路で表わ
したものである。コンデンサ５２は巻線端２９と
静電遮へい層４６との間に接続され、コンデンサ
５３は巻線端３１と静電遮へい層４６との間に接
続される。ここでコンデンサ５２の両端は静電遮
へい層４６により短絡されているからスイツチン
グ電圧は発生しない。したがつて閉路における
キルヒホツフの電圧則からコンデンサ５３の両端
には、１次巻線２７の両端２９，３１間に生じる
スイツチング電圧e₁に等しい振幅のスイツチング
電圧が逆位相で発生する。以上から１次側に発生
するスイツチング電圧e₁は静電遮へい層４６によ
り１次側のみに閉じ、１次側１８ａ−２次側１９
ａ間の電圧には影響を及ぼさない。

次に前記(ii)項について説明する。第７図におい
て閉路に着目する。出力コンデンサ３５はスイ
ツチング周波数成分に対しては短絡であるから両
端にはスイツチング電圧は発生しない。また２次
巻線２８の両端３２，３３間には、スイツチング
電圧e₂が誘起されている。ここで閉路における
キルヒホツフの電圧則から、ダイオード３４ａ，
３４ｂの両端には２次巻線２８の両端３２，３３
間に誘起されるスイツチング電圧e₂とは逆位相の
スイツチング電圧が、振幅が２分割されて発生す
る。ここでダイオード特性のばらつきを考えて、
ダイオード３４ａ，３４ｂの両端に発生するスイ
ツチング電圧の振幅を各々e₂／２＋Δ、e₂／２−Δとする。

次に閉路に着目する。コンデンサ４７，５１
は静電遮へい層４６と２次巻線２８との間に分布
するストレー容量を集中定数回路で表わしたもの
であり、コンデンサ４７は静電遮へい層４７と巻
線端３２との間に接続され、コンデンサ５１は静
電遮へい層４６と巻線端３３との間に接続される
通常、このコンデンサ４７，５１の容量値はとも
に小さく、スイツチング周波数を含む高周波域に
亘り充分に高インピーダンスとなる。さて、コン
デンサ４７，５１の両端に発生するスイツチング
電圧を各々v₁、v₂とすると、閉路におけるキル
ヒホツフの電圧則から、v₁＋v₂＝e₂となる関係を
満たす。以下閉路部分の拡大図である第８図を
用いて説明する。第８図中の記号は第７図に順ず
る。各々コンデンサ４７，５１の容量値をそれぞ
れC₃、C₄とする。第８図の閉路について閉路
方程式を解くと、 v₁＝C₄／C₃＋C₄e₂ (2) となる。さて、再び第７図に戻つて説明する。

同相モードスイツチング電圧は１次側１８ａ−
２次側１９ａ間に生じるスイツチング電圧であ
り、これをv₃と記すと第７図から、 v₃＝v₁−（e₂／２−Δ） (3) 式(3)に式(2)を代入し、 v₃＝C₄−C₃／C₃＋C₄・e₂／２＋Δ (4) となる。式(4)においてΔの値は充分に小さく同相
モードスイツチング雑音は、コンデンサ４７の容
量値C₃とコンデンサ５１の容量値C₄との差が小
さい程低減化される。さて、第６図において、静
電遮へい層４６−巻線端３２間のストレー容量と
静電遮へい層４６−巻線端３３間のストレー容量
を等しくする技術は比較的容易であり、静電遮へ
い層４６に対する巻線端３２の物理的位置と、静
電遮へい層４６に対する巻線端３３の物理的位置
を対称とすればよい。例えば２次巻線２８を静電
遮へい層４６に対して１層巻きとなるように構成
すれば良い。すなわち、第８図においてコンデン
サ４７の容量値C₃とコンデンサ５１の容量値C₄
とを概ね等しくする技術は既知である。以上から
半波整流用のダイオード３４ａ，３４ｂを２次巻
線２の両端にそれぞれ接続することにより、２次
巻線２８の両端に誘起されるスイツチング電圧e₂
が１次側１８ａ−２次側１９ａ間の電圧に及ぼす
影響を低減化させ得ることを説明できた。

以上、第６図の構成により直流及びスイツチン
グ周波数を含む高周波域に亘り１次側１８ａ，１
８ｂ−２次側１９ａ，１９ｂ間を高インピーダン
スで分離し、かつ同相モードスイツチング雑音の
発生が少ないDC−DC変換回路を提供できる。

第６図において２次側が多出力で２次巻線を複
数個有するDC−DC変換回路とする場合には１次
巻線、複数の２次巻線を順次同軸心上に形成し、
２次巻線相互間にも静電遮へい層を設け、かつこ
の静電遮へい層を、１次巻線−２次巻線間の静電
遮へい層４６に接続した構成とすることが、同相
モードスイツチング雑音の発生を少なくする上で
有利である。

＜第２実施例＞以上はいわゆる電流伝送形、つまり第６図にお
いて、１次側のスイツチ素子２５がオフの時に、
２次側の半波整流用のダイオード３４ａ，３４ｂ
が導通する形式のDC−DC変換回路にこの発明を
適用したが、いわゆる電圧伝送形、つまり１次側
のスイツチ素子がオンの時に２次側の半波整流用
のダイオードが導通する形式のDC−DC変換回路
にも、この発明を適用できる。第６図と対応する
この発明の電圧伝送形のDC−DC変換回路を第９
図に示す。これらの場合において整流用ダイオー
ド３４ａ，３４ｂが第６図の場合と逆極性とさ
れ、その他は同一構成である。

＜効果＞以上説明したようにこの発明により、直流及び
スイツチング周波数を含む高周波域に亘り１次側
及び２次側間を高インピーダンスで分離し、かつ
同相モードスイツチング雑音の発生が少ないDC
−DC変換回路が提供できるため、平衡形ケーブ
ルを用いたデイジタル加入者線伝送系において、
局からの遠方給電によつて動作する加入者宅内側
に設置されるデイジタル回線終端装置用の受電用
電源としての適用に利点がある。具体的にはDC
−DC変換回路の発生するスイツチング雑音のパ
ルス伝送系回路への廻り込みが少なく、デイジタ
ル回線終端装置と加入者線との高インピーダンス
分離が可能である。これによる効果はパルス伝送
帯域においてデイジタル回線終端装置の高い不平
衡減衰量が得られ、加入者線上に誘導される大き
な縦雑音に対してデイジタル信号の符号誤りを極
力抑圧し得ることである。

次に数値例を示す。第６図及び第９図に示した
構成において、入力電圧E₁を約26V、入力電流を
約24ｍＡ、出力電圧E₂を5V±3.5％、出力電圧を
約500ｍＷ、１次巻線２７の巻線数を80回程度、
２次巻線２８の巻線数を16回程度、静電遮へい層
４６は銅箔、スイツチ素子２５はMOS−FET、
整流用ダイオード３４ａ，３４ｂはシヨツトキー
バリアダイオード、トランス２次巻線２８は静電
遮へい層４６に対して１層巻き、スイツチング周
波数約70KHzとしたDC−DC変換回路において、
同相モードスイツチング雑音はリツプ成分で約
0.5Vpp、電力変換効率は約80％であつた。なお、
スイツチ素子の駆動回路３８は他励形あるいは自
励形としても、上記同相モードスイツチング雑音
は同一であつた。

【図面の簡単な説明】

第１図及び第２図はそれぞれ加入者宅内側に設
置されるデイジタル回線終端装置の構成を示す
図、第３図は従来の電流伝送形DC−DC変換回路
の基本構成を示す接続図、第４図は第３図のDC
−DC変換回路における同相モードスイツチング
雑音発生機構の説明図、第５図は第４図の閉路
部分の拡大図、第６図はこの発明を電流伝送形
DC−DC変換回路に適用した実施例を示す接続
図、第７図は第６図のDC−DC変換回路における
同相モードスイツチング雑音低減化作用の説明
図、第８図は第７図の閉路部分の拡大図、第９
図はこの発明を電圧伝送形DC−DC変換回路に適
用した他の実施例を示す接続図である。２４……直流電源、２５……スイツチ素子、２
６……トランス、２７……１次巻線、２８……２
次巻線、３４ａ，３４ｂ……半波整流用のダイオ
ード、３５……出力コンデンサ、３６……負荷、
３７……入力コンデンサ、３８……スイツチ素子
の駆動回路、４６……静電遮へい層。

Claims

【特許請求の範囲】

１直流電力をスイツチングしてトランスの１次
巻線へ供給し、そのトランスの２次巻線の出力を
整流平滑して直流出力を得るDC−DC変換回路に
おいて、前記１次巻線と２次巻線との間に、その
１次巻線の静止端に接続された静電遮へい層を有
し、前記２次巻線の両端にそれぞれ前記整流のた
めの第１、第２半波整流用のダイオードが、第１
のダイオードのアノードと第２のダイオードのカ
ソードとが２次巻線を挟んで直列に接続されてい
るものであることを特徴とするDC−DC変換回
路。