JPH01135059A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01135059A JPH01135059A JP62293311A JP29331187A JPH01135059A JP H01135059 A JPH01135059 A JP H01135059A JP 62293311 A JP62293311 A JP 62293311A JP 29331187 A JP29331187 A JP 29331187A JP H01135059 A JPH01135059 A JP H01135059A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- resistance
- annealing
- trimming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多結晶シリ
コン抵抗素子を有する半導体装置の電気的特性を調整す
るために行うトリミング方法に関する。
コン抵抗素子を有する半導体装置の電気的特性を調整す
るために行うトリミング方法に関する。
従来の多結晶シリコン抵抗素子のトリミング方法として
は、例えば、第３図（ａ）、（ｂ）に示されるように電
極３０１と電極３０♀の間を多結晶シリコン抵抗膜３１
２，３１３，３０９゜３１０．３１１で結び、並列部分
の両側に電極３０３．３０４，３０５，３０６，３０７
．３０８を設け、必要に応じ所定の電極間に大電流を流
し切断する方法が一般的であった。例えば切断前の電極
３０１，３０２間の抵抗は、第４図の等価回路にされる
ように、 Ｒ，Ｒ２Ｒ３ であるが、電ｆ！３０５と電極３０６の間に電圧を印加
し、切断することにより、抵抗は Ｒ，Ｒ。
は、例えば、第３図（ａ）、（ｂ）に示されるように電
極３０１と電極３０♀の間を多結晶シリコン抵抗膜３１
２，３１３，３０９゜３１０．３１１で結び、並列部分
の両側に電極３０３．３０４，３０５，３０６，３０７
．３０８を設け、必要に応じ所定の電極間に大電流を流
し切断する方法が一般的であった。例えば切断前の電極
３０１，３０２間の抵抗は、第４図の等価回路にされる
ように、 Ｒ，Ｒ２Ｒ３ であるが、電ｆ！３０５と電極３０６の間に電圧を印加
し、切断することにより、抵抗は Ｒ，Ｒ。
となる。なお、第３図（ａ）は抵抗素子のパターンレイ
アウト図であり、第３図（ｂ）は第３図（ａ）のｘ−ｘ
’線線溝当部切断した半導体チップの断面図である。
アウト図であり、第３図（ｂ）は第３図（ａ）のｘ−ｘ
’線線溝当部切断した半導体チップの断面図である。
上述した従来の半導体装置の製造方法は、並列構成され
た抵抗素子を切断してトリミングを行うものであるため
、抵抗値を高い方に調整することはできるが、低い方に
調整する゛ことはできないという欠点があった。
た抵抗素子を切断してトリミングを行うものであるため
、抵抗値を高い方に調整することはできるが、低い方に
調整する゛ことはできないという欠点があった。
本発明の半導体装置の製造方法は、所定形状にバターニ
ングされた多結晶シリコン膜を含む抵抗素子を有する半
導体装置の製造方法において、前記多結晶シリコン膜を
少なくとも局所的にレーザアニールすることにより結晶
粒径を増大させて抵抗値を調整する工程を含んで構成さ
れている。
ングされた多結晶シリコン膜を含む抵抗素子を有する半
導体装置の製造方法において、前記多結晶シリコン膜を
少なくとも局所的にレーザアニールすることにより結晶
粒径を増大させて抵抗値を調整する工程を含んで構成さ
れている。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を説明するための多結
晶シリコン抵抗素子のパターンレイアウト図であり、第
１図（ｂ）は第１図（ｂ）のｘ−ｘ’線線溝当部切断し
た半導体チップの断面図である。１０１，１０２は電極
を示し、１１１は多結晶シリコン抵抗を示し、１２１は
シリコン基板、１２２はフィールド酸化膜、１２３は絶
縁酸化膜である。
晶シリコン抵抗素子のパターンレイアウト図であり、第
１図（ｂ）は第１図（ｂ）のｘ−ｘ’線線溝当部切断し
た半導体チップの断面図である。１０１，１０２は電極
を示し、１１１は多結晶シリコン抵抗を示し、１２１は
シリコン基板、１２２はフィールド酸化膜、１２３は絶
縁酸化膜である。
５０Ｗ程度の連続発振レーザ（’ Ｎ ｄ ７ Ｙ Ａ
Ｇレーザ又はＡｒレーザ）の出力ビームをしぼりエネ
ルギー密度を高め、スキャニングして照射することによ
り、多結晶シリコン抵抗膜の所定領域１７１をレーザア
ニールする事により結晶粒径を大きくしキャリアの移動
度を実質的に高めることによりトリミングを行う。レー
ザアニール江より多結晶シリコン膜のシート抵抗率をｍ
ｔ７１ｏにする事ができる。従ってレーザビームの照射
条件、アニールする面積を加減することにより、アニー
ル前の抵抗値ＲからＲ／１０までの任意の値にトリミン
グする事が可能となる。従ってトリミングできる範囲が
大きくとれ半導体装置の特性の精密調整ができる。
Ｇレーザ又はＡｒレーザ）の出力ビームをしぼりエネ
ルギー密度を高め、スキャニングして照射することによ
り、多結晶シリコン抵抗膜の所定領域１７１をレーザア
ニールする事により結晶粒径を大きくしキャリアの移動
度を実質的に高めることによりトリミングを行う。レー
ザアニール江より多結晶シリコン膜のシート抵抗率をｍ
ｔ７１ｏにする事ができる。従ってレーザビームの照射
条件、アニールする面積を加減することにより、アニー
ル前の抵抗値ＲからＲ／１０までの任意の値にトリミン
グする事が可能となる。従ってトリミングできる範囲が
大きくとれ半導体装置の特性の精密調整ができる。
第２図は本発明の詳細な説明するための半導体装置のパ
ターンレイアウト図である。従来絶縁ゲート型電界効果
トランジスタ（ＭＯＳＦＥＴ）には、ゲートの絶縁破壊
防止のための保護装置として抵抗とダイオードを含む回
路が用いられているのが一般的である。この抵抗として
多結晶シリコン抵抗が一般的に使用されるが、抵抗値を
大きくするための多結晶シリコン抵抗膜のパターンを折
り曲げて作られるのが普通である。この場合入力端子に
高電圧が印加されると多結晶シリコン抵抗膜の曲がって
いる部分で電流は最短径路を取るため電流集中が起こり
多結晶シリコン膜が溶断しやすくなるという欠点を有し
ている。多結晶シリコン抵抗膜の屈曲部分２７１，２７
２゜２７３にレーザアニールを行ない、結晶粒径を大き
くすることにより抵抗率を減少させ電流集中を阻止し、
多結晶シリコン膜の溶断を防止できる。
ターンレイアウト図である。従来絶縁ゲート型電界効果
トランジスタ（ＭＯＳＦＥＴ）には、ゲートの絶縁破壊
防止のための保護装置として抵抗とダイオードを含む回
路が用いられているのが一般的である。この抵抗として
多結晶シリコン抵抗が一般的に使用されるが、抵抗値を
大きくするための多結晶シリコン抵抗膜のパターンを折
り曲げて作られるのが普通である。この場合入力端子に
高電圧が印加されると多結晶シリコン抵抗膜の曲がって
いる部分で電流は最短径路を取るため電流集中が起こり
多結晶シリコン膜が溶断しやすくなるという欠点を有し
ている。多結晶シリコン抵抗膜の屈曲部分２７１，２７
２゜２７３にレーザアニールを行ない、結晶粒径を大き
くすることにより抵抗率を減少させ電流集中を阻止し、
多結晶シリコン膜の溶断を防止できる。
ここで２５１はポンディングパッド、２５２は多結晶シ
リコン抵抗、２５３はダイオード、２５４はゲート電極
、２５５はドレイン電極、２５６はソース電極、２６１
，２６２，２６３．２６４はコンタクトである。
リコン抵抗、２５３はダイオード、２５４はゲート電極
、２５５はドレイン電極、２５６はソース電極、２６１
，２６２，２６３．２６４はコンタクトである。
以上説明したとうり、本発明は半導体基板上に形成され
た多結晶シリコン抵抗膜の少なくとも一部分をレーザア
ニールにより抵抗率を減少させる事により、抵抗素子の
抵抗値を低くする方向に広い範囲に亘ってトリミングで
きるので、半導体装置の特性の精度を改善できる効果が
ある。
た多結晶シリコン抵抗膜の少なくとも一部分をレーザア
ニールにより抵抗率を減少させる事により、抵抗素子の
抵抗値を低くする方向に広い範囲に亘ってトリミングで
きるので、半導体装置の特性の精度を改善できる効果が
ある。
第１図（ａ）は本発明の一実施例を説明するための多結
晶シリコン抵抗素子のパターンレイアウト図、第１図（
ｂ）は第１図（ａ＞のｘ−ｘ”線溝当部で切断した半導
体チップの断面図、第２図は本発明の詳細な説明するた
めの半導体装置のパターンレイアウト図、第３図（ａ）
は従来例を説明するための抵抗素子のパターンレイアウ
ト図、第３図（ｂ）は第３図（ａ）のｘ−ｘ’線線溝当
部切断した半導体チップの断面図、第４図は第３図（ａ
）、（ｂ）に示した抵抗素子の等価回路図である。 １０１，１０２，３０１，３０２，３０３゜３０４．３
０５，３０６，３０７，３０８．・・・電極、１１１，
２５２，３０９，３１０，３１１゜３１２．３１３．多
結晶シリコン抵抗、１２１゜３２１・・・シリコン基板
、１２２，３２２・・・フィールド酸化膜、１２３，３
２３・・・絶縁膜、２５１・・・ポンディングパッド、
２５３・・・ダイオード、２５４・・・ゲート電極、２
５５・・・ドレイン電極、２５６・・・ソース電極、２
６１〜２６４・・・コンタクト部、１７１，２７１，２
７２，２７３・・・レーザアニールする領域。
晶シリコン抵抗素子のパターンレイアウト図、第１図（
ｂ）は第１図（ａ＞のｘ−ｘ”線溝当部で切断した半導
体チップの断面図、第２図は本発明の詳細な説明するた
めの半導体装置のパターンレイアウト図、第３図（ａ）
は従来例を説明するための抵抗素子のパターンレイアウ
ト図、第３図（ｂ）は第３図（ａ）のｘ−ｘ’線線溝当
部切断した半導体チップの断面図、第４図は第３図（ａ
）、（ｂ）に示した抵抗素子の等価回路図である。 １０１，１０２，３０１，３０２，３０３゜３０４．３
０５，３０６，３０７，３０８．・・・電極、１１１，
２５２，３０９，３１０，３１１゜３１２．３１３．多
結晶シリコン抵抗、１２１゜３２１・・・シリコン基板
、１２２，３２２・・・フィールド酸化膜、１２３，３
２３・・・絶縁膜、２５１・・・ポンディングパッド、
２５３・・・ダイオード、２５４・・・ゲート電極、２
５５・・・ドレイン電極、２５６・・・ソース電極、２
６１〜２６４・・・コンタクト部、１７１，２７１，２
７２，２７３・・・レーザアニールする領域。
Claims (1)
- 所定形状にパターニングされた多結晶シリコン膜を含
む抵抗素子を有する半導体装置の製造方法において、前
記多結晶シリコン膜を少なくとも局所的にレーザアニー
ルすることにより結晶粒径を増大させて抵抗値を調整す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293311A JPH01135059A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293311A JPH01135059A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135059A true JPH01135059A (ja) | 1989-05-26 |
Family
ID=17793193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293311A Pending JPH01135059A (ja) | 1987-11-20 | 1987-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135059A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010033122A1 (en) | 2008-09-19 | 2010-03-25 | Agere Systems, Inc. | Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance tuning of integrated circuits |
-
1987
- 1987-11-20 JP JP62293311A patent/JPH01135059A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010033122A1 (en) | 2008-09-19 | 2010-03-25 | Agere Systems, Inc. | Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance tuning of integrated circuits |
| JP2012503327A (ja) * | 2008-09-19 | 2012-02-02 | アギア システムズ インコーポレーテッド | 集積回路の抵抗値チューニングのために電磁放射によって誘発されるシリコンの同素体又は形態の変化 |
| KR101306685B1 (ko) * | 2008-09-19 | 2013-09-10 | 에이저 시스템즈 엘엘시 | 집적 회로의 저항 조율을 위해 전자기 복사선에 의해 유도된 규소의 동소체 또는 비정질 변경 |
| TWI413235B (zh) * | 2008-09-19 | 2013-10-21 | 艾基爾系統公司 | 用於積體電路之電阻調諧之因電磁輻射誘發的矽同素或形態改變 |
| US8610215B2 (en) | 2008-09-19 | 2013-12-17 | Agere Systems Llc | Allotropic or morphologic change in silicon induced by electromagnetic radiation for resistance turning of integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339285A (en) | Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation | |
| US4803528A (en) | Insulating film having electrically conducting portions | |
| KR920003467B1 (ko) | 트리밍소자와 그 전기단락방법 | |
| US5233327A (en) | Active resistor trimming by differential annealing | |
| JPH01135059A (ja) | 半導体装置の製造方法 | |
| JP3294401B2 (ja) | 半導体装置 | |
| US6291306B1 (en) | Method of improving the voltage coefficient of resistance of high polysilicon resistors | |
| JPH0621228A (ja) | 半導体装置 | |
| JPS5987868A (ja) | 過電圧自己保護構造のサイリスタ | |
| JPS62108567A (ja) | 半導体集積回路装置 | |
| JPS6350857B2 (ja) | ||
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| JPS61294863A (ja) | 過電圧に対する自己保護機能をもつたサイリスタ | |
| JPS58225648A (ja) | 半導体装置 | |
| JPH1126391A (ja) | 局所アニール方法、半導体素子の製造方法、半導体素子 | |
| JP2002170932A (ja) | アルミ配線体及び抵抗値制御方法 | |
| JP2003204069A (ja) | 半導体装置 | |
| JPH06275821A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JPH0450737B2 (ja) | ||
| JPS622706B2 (ja) | ||
| JPS622705B2 (ja) | ||
| JPS628539A (ja) | 半導体装置 | |
| JPH09232117A (ja) | 半導体装置 | |
| JPS5858742A (ja) | 半導体装置 | |
| JPH06204340A (ja) | 半導体装置のトリミング用ヒューズ構造 |