JPH01135143A

JPH01135143A - データ通信の同期補正方式

Info

Publication number: JPH01135143A
Application number: JP62291823A
Authority: JP
Inventors: Kazu Moriyama; 森山　和
Original assignee: Kokusai Electric Co Ltd
Current assignee: Kokusai Denki Electric Inc
Priority date: 1987-11-20
Filing date: 1987-11-20
Publication date: 1989-05-26
Also published as: JPH0368581B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の属する技術分野）本発明は、固定局と複数移動局または移動局相互がＨＦ
（短波）回線によってデータ伝送を行う場合のダイパー
シティ受信の同期補正方式に関するものである。

（従来の技術）固定局と複数移動局または移動局相互間がＨＦ回線によ
ってデータ伝送を行う場合、従来はダイパーシティ受信
方式の受信側でその都度、時間。

場所などによってモニターした上で最適とみなした受信
系を選んで受信を行っているが、ＨＦ回線特有のフ二一
ジング、マルチパルス等の雑音によって同期がずれ、同
期位相の補正を行っても同期のずれに追従する有効な方
法がないため誤りのデータが多く符号歪も大きいため、
連続して良品質のデータを受信することが困難であった
。また、Ｓ／Ｎを検出してビット同期をとっても、デー
タ受信中に混信が著しい時にはビット同期誤りを生じ、
文字（フレーム）同期もずれて、以後のデータが全てエ
ラーとなって出力されるため、良好な受信状態を続ける
ことが困難であった。

（発明の目的）本発明の目的は、上述のような欠点を除くため、自動的
にＳ／Ｎの良好な受信系を選び、ＨＦ回線特有のフェー
ジング、マルチパス等の雑音による同期ずれや同期補正
の乱れを追従補正することにより連続して良好な回線品
質を確保した受信データ検出方式を提供することにある
。

（発明の構成と動作）本発明は、ＨＦ回線によってデータ伝送を行う場合、受
信側の移動局が地理的にどのように散在していても、複
数波中の最適１波を選択して偏波面入射角・スペースダ
イパーシティの受信方式で常にビット単位に複数受信系
のＳ／Ｎを比較して良い方の受信系を選んでデータを出
力し、かつ良好な受信系側のビット同期追従補正を可能
にして、ビット誤り率を改善するとともにＨＦ回線で発
生するフェージング、マルチパス等による雑音障害を防
止し、しかも短時間の雑音発生に対しても有効なビット
同期の受信データを検出し、さらにデータ受信中に混信
が著しくビット同期誤りを生じ文字（フレーム）同期が
ずれても、手動介入によって簡単に正常状態にもどし、
かつ、無信号時にも同期をとっておいて不在者通信を可
能にすることを特徴とするものである。しかもこの方式
はいかなる変復調方式の受信装置にも適用でき、特に広
い地域の複数移動局に対して連続して良品質回線を確保
してデータ受信が行われることを実現したものである。

以下図面により本発明の詳細な説明する。

第１図は、本発明を適用しようとする固定局Ａと移動局
Ｂ、、Ｂ、、Ｂ２・・・Ｂ、、がＨＦ帯の無線周波ｆ、
、ｆ２・・・ｆ７にてディジタルデータを送受信する場
合、第２図は移動局Ｂ、、Ｂ、、Ｂ、。

Ｂ４・・・Ｂ、、が相互に同様の送受信を行う場合の通
信系の系統図である。

第３図は固定局あるいは移動局の送信側ハードウェア構
成例で、３１はコンピュータ又はテレタイプライタ等の
送信端末、３２は送信端末３１からのディジタル符号を
無線周波で送信するための変調器（ＭＯＤ）で、送信機
ＴＸ、アンテナ３３により送信される。通常ＦＳＸ　（
周波数偏移）又はＰＳＫ（位相偏移）変調方式が採用さ
れ、かつ、伝送路途中での混信、マルチパス、フェージ
ング等による影響を避けるために、伝送帯域内に１チャ
ネル当りの変調速度が１００〜１５０　ｂｐｓ（ｂｉｔ
／ｓ）程度の複数のサブチャネルを設ける。

第４図は受信系の系統図で、（１）は１台のアンテナ４
１と受信機ＲＸで受信する場合、（２）は本発明を適用
する２系統のアンテナ４４．４５と受信機ＲＸ、。

ＲＸ２を設けた偏波面入射角・スペースダイパーシティ
受信方式によるブロック図である。（１）の４２は受信
信号を復調検波する復調器（ＤＥＭ）　、４３はコンピ
ュータ、プリンタ等の受信端末である。

（２）ノ受信機ＲＸ、、ＲＸ２（７）出力は、復調器（
ＤＥＭ）４６に入力される。この場合、ＲＸ、とＲＸ２
のどちらの受信系が良好かを受信データのビット単位に
Ｓ／Ｎを比較検出して受信系を切替え、受信端末４７へ
出力する。データ伝送の変復調方式には各種の方式があ
るが、以下ＦＳＫ方式の場合について説明する。

第５図は、本発明の第１の実施例として第４図（２）の
復調器４６の詳細を示すもので、無線周波ｆｌ＋ｆ２・
・・ｆ、、のそれぞれの伝送帯域の中にサブチャネルを
１チヤネルだけ割当てられた場合のダイパーシティ受信
方式によるＦＳＫ変調波の受信復調検波回路の構成例図
を示す。アンテナ５１と受信機ＲＸ、に接続されたサブ
チャネルＣＨＩの復調部、アンテナ５２と受信＠ＲＸ、
に接続されたサブチャネルＣＨ２１の復調部、及び２つ
の受信系ＲＸ、、Ｒｘ２に共通な同期回路部から構成さ
れている。

第７図は、本発明の第２の実施例として第４図（２）の
復調器４６の詳細を示すもので、第６図に示す伝送帯域
Δｆの中に複数のサブチャネルＣＨＩ（ｆ＋。）〜Ｃ・
Ｈｎ（ｆ＋□）を配置し、各サブチャネルごとに１００
〜１５０ｂｐｓのＦＳＫ変調されたマルチチャネルのデ
ータを受信復調するための受信復調検波回路の構成例図
である。

第８図はＦＳＸ変調波のサブチャネル当りの信号スペク
トラムで、縦軸はレベルの高さを示し、ｆｏｌ、はマー
ク周波数、ｆｏｌｓはスペース周波数である。入力され
る２進ディジクル信号によって変調器はマーク、スペー
スの周波数に変換して変調信号を作り出す。ｆｉｌ　は
ｆ。１ｆｆｌとｆｌｉｔｓの中心周波数で、受信側のＳ
／Ｎが悪化すればｆ。ＩＩＮとｒｏｔｓ共通の雑音領域
にあるｆ。ｌ成分が増加し、スペクトラムは第８図の（
１）から（２）のように変化する。従って受信側ではＳ
／Ｎの判定にｆｏｌ□とｆ。１．の信号成分（Ｓ）とｆ
ｏｌの雑音成分（Ｎ）の差を積分しＳ／Ｎ信号として用
いる。このＳ／Ｎ信号によりビット単位のダイパーシテ
ィ切替及びビット同期補正を行うか否かの同期制御を行
う。但し、雑音による誤動作を防止するためＳ／Ｎ信号
の値が一定値以上のときのみビット同期補正をするもの
とする。

本発明の第１の実施例として伝送帯域Δｆの中にサブチ
ャネルとして１チヤネルのみを設定した低速ＦＳＸデー
タ伝送の受信装置の構成と動作を第５図によって詳しく
説明する。

第５図の受信機ＲＸ、にはＣＨＩの１チヤネルの復調検
波回路が接続されており、ダイバーシティ受信のもう一
方の受信機ＲＸ　２にはＣＨ２１の１チヤネルの復調検
波回路が接続されている。ＣＨ２１の復調検波回路はＣ
ＨＩと同様の回路構成を有するので詳細図は省略する。

ＲＸ、受信系の５３は共通増幅器、５４，５５．５６は
それぞれマーク周波数ｆｏ＋ｍ＋　中心周波数ｆ。１．
スペース周波数ｆ。Ｉｓの各成分を取り出す帯域フィル
タである。伝送帯域Δｆの中に１チヤネルのみの低速デ
ータ伝送の場合、ＨＦ回線のフェージング幅を考え中心
周波数ｆ。。

に対し一例として±２００Ｈｚ程度のシフト幅でマーク
周波数ｆ。１．、、スペース周波数ｆ。Ｉｓが設定され
る。

この場合のマーク周波数ｆ。１．、、スペース周波数ｆ
ｏＩｇを取り出す帯域フィルタの帯域幅Δｆｍ、Δｆｓ
は、それぞれ約５０〜７５Ｈ２程度にとる。５７．５８
．５９は増幅器、５０１，５０２，５０３はダイオード
検波器で、ここで入力は直流成分に変換され、それぞれ
マーク信号、中心周波数成分、スペース信号の検波出力
が得られる。５０４は差動増幅器で、マーク、スペース
信号成分を取り出し増幅器５０５を経て積分器５０６に
送られ、ここで信号成分を１ビットずつ積分する。５０
７はサンプリング回路で、積分器５０６からの信号を検
出する役目をもっている。また５０８はマーク、スペー
ス両信号ｆ。ｌ１ｌｌ＋ｆ０１Ｇの加算器で、この加算
器５０８の出力（信号成分）と中心周波数ｆ。１のダイ
オード検波器５０２の出力（雑音成分）との差を加算器
５０９でとり、これをＳ／Ｎ信号成分として増幅器５１
０にて増幅後、積分器５１１にて１ビットずつのＳ／Ｎ
信号を積分し、サンプリング回路５１２によってＳ／Ｎ
信号を取り出す。

５１３は比較回路で、サンプリング回路５１２からのＲ
Ｘ、受信系ＣＨＩのＳ／Ｎ信号と、ＲＸ２受信系ＣＨ２
１のＳ／Ｎ信号を比較して良い方の受信系を選択し、切
替器５１４にＳ／Ｎの良い方の受信系のデータ出力をビ
ット単位に切替信号として出力する。このようにビット
単位のＳ／Ｎ信号を比較して受信系を切替えるダイバー
シティの受信方式が実現できる。

ＲＸ、、ＲＸ２両受信系に共通して設けられた１つの同
期回路には、水晶発振器５１６８分周器５１７．タイミ
ングパルス発生器５１８と、ＲＸ、受信系のＣＨｌのサ
ンプリング回路５０７の出力を受けて微分する微分回路
５１５、ＲＸ２受信系のＣＨ２１の同様のサンプリング
回路の出力を受けて微分する微分回路５２０、及びそれ
ぞれの微分回路５１５．５２０から得られる変換点パル
ス１，２のいずれかを選ぶ切替器５１９があり、選ばれ
た変換点パルスがタイミングパルス発生器５１８を動作
させてクエンチパルスＣＫＬ　ＣＫ２１及びサンプリン
グパルスＣＫ２．　ＣＫ２２を取り出す。このクエンチ
パルスＣＫ２．　ＣＫ２１及びサンプリングパルスＣＫ
２．　ＣＫ２２はそれぞれＣＨｌ、　ＣＨ２Ｌの積分器
、サンプリング回路に供給される。

次に本発明の第２の実施例として、第６図の伝送帯域Δ
ｆの中に複数のサブチャネルＣＨＩ　（Ｌｏ）〜ＣＨｎ
　（ｆ＋、、）を配置しサブチャネル毎に復調検波回路
をもつ低速ＦＳＸデータ伝送の受信装置を第７図によっ
て詳しく説明する。第７図の受信機Ｒｘ１には受信デー
タをサブチャネル毎に分配する分配器７２１を介してＣ
ＨＩ〜ＣＨｎの各サブチャネルの復調検波回路が分岐接
続されており、ダイパーシティ受信のもう一方の受信機
ＲＸ２には同様に分配器７２２を介してＣＨ２１〜ＣＨ
２ｎの各サブチャネルの復調検波回路が分岐接続されて
いる。

各サブチャネルの復調検波回路の構成と動作は、第５図
の第１の実施例の場合と同様であるが、ＲＸ、、ＲＸ２
の両受信系のＳ／Ｎ信号によるダイバーシティ判定は、
それぞれの受信系のサブチャネルの内１つのサブチャネ
ル、例えばＣＨＩとＣＨ２１を選び受信データのビット
単位でＳ／Ｎ信号を比較回路７１３で比較し、良い方の
受信系を選択し切替器７１４で切替えて出力信号を取り
出している。

サブチャネルの設定として例えば伝送帯域Δｆ−３ｋＨ
ｚの中に１１０１１ｚ間隔で１６チヤネル（ｎ　＝　１
５）のサブチャネルを設けるときは、各サブチャネルの
中心周波数ｒ、、（但しｎ　＝　Ｏ〜１５）に対して±
４５．５）１ｚのシフト幅でマーク、スペース周波数が
決められ、これらの帯域フィルタ７４，７５．７６の帯
域幅はそれぞれ約ｆｌｒｌ±１０　Ｈｚ程度にとる。

ＣＨｌ、　ＣＨ２１の積分器、サンプリング回路に供給
するクエンチパルスＣＫｌ、　ＣＫ２１及びサンプリン
グパルスＣＫ２．　ＣＫ２２は、第５図の場合と同様に
微分回路７１５，７２０　、切替器７１９及び水晶発振
器７１６、分周器７１７．タイミングパルス発生器７１
８からなる同期回路部分からとり出される。７２３，７
２４はＣＨ１〜ＣＨｎ及びＣＨ２１〜ＣＨ２ｎのサブチ
ャネル毎に復調検波されたディジタル信号を切替器７１
４に並直列変換して出力するための符号処理回路である
。

第９図は、第５図及び第７図の実施例についての受信デ
ータのタイムチャートであるが、動作はいずれの実施例
の場合も同じなので第５図の場合について説明する。図
中の（１）と（２）は２つの受信系ＲＸＬＲＸ２で同時
にそれぞれ受信したサブチャネルの復調検波出力波形で
（１）はＲＸ、受信系の差動増幅器５０４の出力、（２
）はＲＸ２受信系の同様の回路出力で１ビット長をＴと
すればザブチャネル当りのシンボルレートが７５ｂｐｓ
の＋ｙ４合Ｔ　４１／７５＝１３．３ｍ５（５０ｂｐｓ
では２０ｍ５）　　となる。（３）はＲＸ、受信系の受
信データを積分器５０６で積分した後の波形、（４）は
Ｓ／Ｎ信号を積分器５１１で積分した後の波形である。

また（７）、　（８）はＲＸ、受信系の同じ積分器の出
力波形である。この積分時間及び（３）の積分結果から
データの“１”、“０”をザンプルトリガするクロック
についてはＲＸ、、ＲＸ２の受信系毎にビット単位で同
期がとれていることが本発明の重要な特徴の一つである
。すなわち（５）は１ビット当りの積分時間を決定する
ためのクエンチパルスＣＫＩで、（６）は１ビット毎に
“１”、“０″の符号検出またはＳ／Ｎを判定するため
に用いるサンプリングパルスＣＫ２である。なおＲＸ２
受信系ではＣＫＩはＣＫ２１、ＣＫ２はＣＫ２２に相当
する。

（９）はサンプリング回路５０７から取出されたＲＸ。

受信系のＣＨＩのデータ信号波形で、出力デークとして
切替器５１４に入力されると同時に同期補正に用いるた
めに微分回路５１５に入力される。θ０）は微分回路５
１５から得られた変換点パルス１の波形であり切替器５
１９に人力される。ＲＸ２受信系もＲＸ、受信系と同様
にしてＣＨ２１のデータ信号の積分器出力波形（７）が
サンプリング回路を経て（９）に相当する波形となって
ＣＨ２１データとして切替器５１４に入力されると当時
に微分回路５２０にも入力され、００）の波形に相当す
る変換点パルス２を取出して切替器５１９に入力される
。切替器５１９で選ばれたＳ／Ｎの良い方の変換点パル
スは前に説明したように同期回路のタイミングパルス発
生器５１８を作動させクエンチパルスＣＫｌ、　ＣＫ２
１とサンプリングパルスＣＫ２．　ＣＫ２２を作り出す
。すなわち受信した検波出力データ信号（９）からビッ
トの変換点を抽出し、第９図（５）のクエンチパルスＣ
Ｋ１と（６）のサンプリングパルスＣＫ２の位相補正を
常時ＲＸ、、Ｒχ２の受信系毎に実施するもので、第５
図のＣＫＬ　ＣＫ２．　ＣＫ２Ｌ　　ＣＫ２２がこれに
相当する。ＲＸ、とＲＸ２のどちらのビットを採用する
かは、前述のように両受信系のＳ／Ｎ信号を比較回路５
１３で判定し、その結果の切替選択信号にてビット毎に
切替器５１４を作動させ、どちらかの受信系のデータ信
号を出力させる。これらをさらに詳しく次に説明する。

第９図の（４）と（８）で示した各受信系のＳ／Ｎ積分
出力をサンプリング回路５１２でサンプリングクロック
のタイミングでサンプリングして出力させ、Ｓ／Ｎ比較
回路５１３で比較判定し、その良好な方の受信系の出力
を選択出力とするための切替信号を切替器５１４に送る
。一方微分回路５１５，５２０からの変換点パルスによ
るクロック系の位相修正も、ビット毎にＳ／Ｎの良好な
系によってビット同期が行われるように、切替器５１９
においてＳ／Ｎ良好な系の変換点パルスを選択出力して
ビット位相補正が行われる。このようにＲＸ、、ＲＸ２
の両受信系に共通ずる１つのビット同期回路を設けてダ
イパーシティ受信によってビット単位に出力を切替えて
も、ビット幅の差は小さく符号歪も少ないため、回路構
成上きわめて経済的である。

次に、本発明の大きな特徴であるビット同期補正につい
て説明する。

本発明のビット同期補正は、受信入力信号を復調検波し
た後のデータ符号を微分回路を通ずことによって、デー
タが“１”から“０″、又は“０”から′“ドに変わる
の際の変換点（ビットの区切り）パルスを抽出し、その
変換点パルスを基準として受信側のクロックパルスの位
相補正を行うという方法を提供するものである。

受信側のクロックパルスは原振の水晶発振器５１６の出
力を分周器５１７で分周して得られる。例えば、サブチ
ャネルの伝送速度が７５ｂｐｓの場合は７５　Ｈｚ（周
期Ｔ　＝１／７５＝１３．３ｍ５）　、５０ｂｐｓの場
合は５０Ｈｚ（Ｔ＝２０ｍｓ）である。このクロックパ
ルスは、最終的には前述の積分時間を決定するクエンチ
パルスＣＫＬ　ＣＫ２１、及びデータとＳ／Ｎ信号をザ
ンプル検出する（１，０の判定）サンプリングパルスＣ
Ｋ２．　ＣＫ２２となり、その位相タイミングは変換点
パルスによりビット毎に補正される。

また変換点パルスと受信側の同期用クロックの進み、遅
れの位相関係が大きくずれている場合と僅かの場合があ
るが、前者の場合には粗調補正、すなわち受信側の同期
用クロックの引込み幅（又は補正幅）を大きクシ（本発
明では例として１変換点パルスで７５ｂｐｓＯ時０．８
３３ｍ５．５０ｂｐｓの時１．２５ｍ５の補正）、後者
の場合には逆に微調補正すなわち補正幅を小さ（（粗調
時の１／２４ずなわち７５ｂｐｓで０．０５２　ｍｓ　
、　５０ｂｐｓＴ：０．０７８ｍ５の補正幅）する。

従って、受信側の同期用クロック（７５ｂｐｓでは７５
　Ｉｔ　ｚ、５０ｂｐｓでは５０１１ｚ）に対して、受
信データ符号から抽出した変換点パルスの位相が進んで
いるか、遅れているかを判定すると同時にこの位相進み
／遅れ幅がどの程度か（粗Ｉｉｌ領域か微調領域か）に
よって以後の位相補正処理が行われる。

第１０図は、同期用クロックに対し、変換点パルスがど
のような条件にあるかによって、位相補正の同期用クロ
ックの処理方法をまとめたものである。このように粗調
／微調の切替は、ある時は補正速度を上げ、またある時
は補正速度を減少させて位相遅れ／進み補正を行うこと
により常に早く正確なタイミングで受信データ検出を実
施することができる。

またＳ／Ｎが悪く雑音成分が大きい時、雑音の変換点が
抽出されて位相補正を行うという誤動作を防止するため
、Ｓ／Ｎが規定値以下のときは位相補正が行われないよ
うに設定されている。

通常は、最初に受信データが入力すると粗調動作によっ
て速く位相補正を行い、−旦同期引込みがある程度行わ
れると以後は微調動作による安定した同期補正になる。

またこのように安定した位相補正を行うために、粗調同
期補正については受信データからの変換点パルスが１〜
２個程度到来してもすぐに微調から粗調動作に移らない
で微調動作を続け、いくつか連続して粗調用の変換点パ
ルスが来た時のみ粗調動作を始め、微調引込みの領域ま
で追い込んでいくように考慮されている。

以下受信データ伝送速度が７５ｂｐｓの場合について説
明する。但しく　）内は５０ｂｐｓの場合の数値を示す
。

第１１図は、受信データ符号と受信側の同期用クロック
の位相のずれと補正について説明するためのタイムチャ
ートを示す。（１１）はサンプリング回路５０７または
７０７の出力で、到来受信データ符号が（０１０１１０
１０・・・〕の場合の符号配列である。（１２）はこれ
を微分回路５１５，５２０　、または７１５゜７２０で
微分した後のビットの変換点パルスＰ、〜Ｐ６である。

（１３）　、　（１４）　、　（１５）は同期用クロッ
ク周波数に対して、（１３）は変換点パルスがｔｌだけ
進んでいる場合、（１４）は位相の遅れ、進みが理想的
にＯの時、（１５）は変換点パルスがｔ２だけ遅れてい
ることを示すものである。また、Ａ、Ｂ、Ｃは変換点パ
ルスＰ３に対して、同期用クロックの位相のずれがどの
スリット（領域）にあるかを示すもので、Ｂは微調領域
、Ａ、　　Ｃは粗調領域と判定して以後の位相補正が行
われる。第１１図の例では（１３）は微調引込み、（１
５）は粗調引込みとなる。

第１２図は、第５図及び第７図のタイミングパルス発生
器５１８及び７１８のさらに詳しいブロック図で、本発
明による位相補正と手動介入によるフレーム同期補正の
動作を説明するための回路プロワり図を示す。

第１２図の１２１はタイミングパルスを作り出すための
原振の水晶発振器で、（第５図の５１６、第７図の７１
６に相当）　２４５７．６ｋＨｚ（１６３８，４ｋＨｚ
）を発振し分周器１２２によってタイミングパルスを作
り出し最終のビット同期の安定度を確保する。分周器１
２２は１／２７＝　１／１２８分周をし■のクロック周
波数は２４５７．６　Ｘ　１／２’　＝　１９．２ｋＨ
ｚ　（１２，８ｋＨｚ）となる。切替器１２４、は■の
繰り返しクロックパルスが次の分周器１２５に入力する
際に、微調補正の進み検出の場合にはクロックパルスを
１個付加する制御をし、又微調補正の遅れ検出の場合に
はクロックパルスを１個消去する制御をして出力する。

このようにすれば次の分周器１２５以後のクロックパル
スの位相が前者の場合には進み、後者の場合には遅れる
。

（これは第１３図、第１５図のタイムチャートでさらに
詳しく説明する）１２５は１／２４の分周器で、■では１９．２ｋＨｚ　
Ｘ　１／２’＝１．２　ｋｌｌｚ（８００Ｈｚ）の繰り
返し周波数となる。切替器１２６は、切替器１２４と同
様にクロックパルスを１個付加したり消去したりする機
能をもつ粗調用の回路である。

即ち、補正するためのパルス付加あるいは消去を、繰り
返し周波数の高い領域でする場合と低い領域でする場合
では最終の同期用クロックの位相補正の幅が異なり、前
者は補正幅の少ない微調補正、後者は補正幅の大きい粗
調補正となる。１２７は最終の７５ｂｐｓ　（５０ｂｐ
ｓ）ビットタイミングパルスを作り出すための分周器で
、１７２４分周され、■にはビット同期補正するための
同期用クロック７５Ｈｚ（５０Ｈｚ）が出力される。

一方、ライン■からはＳ／Ｎ検出後、規定値以上の良好
時のみ変換点パルスが到来し、進み検出回路１２８．遅
れ検出回路１２９に入力し、■のラインから入力される
同期用クロックとの位相関係を判定する。すなわち、第
１１図（１３）　、　（１５）で示した位相の進み、遅
れのどちらの条件にあるかを判定するもので、（１３）
の条件では進み検出回路１２８が作動し、パルス付加回
路１２０１により１パルスを付加して以後の分周器のク
ロックパルスの位相を進ませる。また、第１１図（１５
）の条件では遅れ検出回路１２９が作動し、パルス消去
回路１２０２により１パルスを消去し、以後の分周器の
クロック周波数の位相を遅らせる。付加回路１２０１．
消去回路１２０２の出力は切替器１２３で、粗調／微調
判定回路１２０８からの■のラインを介して入力される
制御信号によって、微調の場合は切替器１２４を経て分
周器１２５へ、粗調の場合は切替器１２６を経て分周器
１２７へ入力される。

次に粗調／微調の判定について説明する。１２０３〜１
２０８は、その判定を行うための回路構成で、変換点パ
ルスはライン■を経て、オールカウンタ１２０５、■粗
調スリット１２０３および○粗調スリット１２０４に入
力される。同時にライン■を経て入力される同期用クロ
ック７５Ｈｚ　（５０Ｈｚ）とつき合わせて第１１図で
説明したように変換点パルスＰ３がＡのスリットにある
場合には■粗調スリッ目２０３を、Ｃのスリットにある
場合には○粗調スリット１２０４を通過してそれぞれス
リットカウンタ１２０６．１２０７に入力される。オー
ルカウンタ１２０５、スリットカウンタ１２０６．１２
０７では、各々予めカウンタに設定しである数までカウ
ントされた時に制御信号として■、■、■のラインを経
て粗調／微調判定回路１２０８に出力され、粗調／微調
のいずれに該当するかを判定する。

従って、同期用クロック７５Ｈｚ　（５０Ｈｚ）に対し
て変換点パルスＰ３がいかなる位置にあってもオールカ
ウンタ１２０５はカウント作動をし、また第１１図Ａの
位置に変換点パルスＰ３があればスリットカウンタ１２
０６が、Ｃの位置にあればスリットカウンタ１２０７が
カウント作動する。この２つのスリットカウンタ１２０
６、または１２０７のカウント数が多いと粗調判定とな
り、受信した変換点パルスに対して受信クロック７５Ｈ
ｚ　（５０Ｈｚ）の位相を大幅に進ませるか、遅らせる
動作を行う。２つのスリットカウンタで同じ数だけ変換
点パルスをカウントした時は直ちに制御信号が出てオー
ルカウンタをリセットするため変換点パルスがＢの位置
に集中してこない限り微調とはならない。また、Ａ、Ｃ
のスリットに変換点パルスが１〜２個程度の時は２つの
スリットカウンタから制御信号が出ないように設定され
ている。すなわち、１度微調領域に入り込むとオールカ
ウンタの出力のみがセットされ、それによって粗調／微
調判定回路１２０８により３つのカウンタ１２０５〜１
２０７が再びリセットされるため、微調の進み／遅れ判
定のみで位相補正され安定領域に入る。

以上のような位相補正を行えば、データ受信開始時には
同期引込みが速くなされ、また混信等による１〜２ビッ
トの誤った受信データの変換点パルスでは簡単に粗調作
動をして大幅な同期補正を行うことはない。また、連続
データ受信の状態では、微調作動は安定領域の内で微調
の進み遅れ補正を行い、常に正しいデータを出力するこ
とができる。これらの動作が同期補正されたクエンチパ
ルスＣＫＬ　ＣＫ２１及びサンプリングパルスＣＫ２゜
ＣＫ２２により正しいタイミングで実行される。

第１２図の切替器１２０９からフレーム遅れ１２１４ま
での回路は前述のようにピント同期補正作動とともにフ
レーム（文字）同期引込みの補正に必要な回路部分で、
分周器１２１０からは１フレーム（文字）に１回ずつフ
レームの終了近くにセットパルスが出力され、復調器へ
送られて１フレームのデータが出力としてセットされる
。

後述するように本例ではｌフレームはスタート。

ストップの制御用ビット各１ビットとデータ符号６ビッ
ト、合計８ビットで構成され、１セツトパルスの幅は７
５ｂｐｓの時１／７５　Ｘ　８÷１０６．７ｍｓ、　５
０ｂｐｓの時１１５０Ｘ　８　＝１６０ｍｓで１回出力
される。すなわちセットパルスのタイミングは繰り返し
周波数であられすと７５ｂｐｓでは、７５ＨｚＸ１／２
３＝９．３７５　Ｈｚ。

５Ｑｂｐｓでは５０ＨｚＸ１／２３＝６．２５Ｈｚのク
ロック周波数から作り出される。通常は分周器１２７か
らの７５Ｈｚ　（５０Ｈｚ）はそのまま切替器１２０９
を経て分周器１２１０へ入力し、このクロックを分周し
て前述の９．３７５Ｈｚ　（６、２５Ｈｚ）のクロック
周波を取り出す。これらの制御用パルスは手動介入して
スイッチＳ　Ｗｌ、　Ｓ　Ｗ２を操作することによりフ
レーム補正用のフレーム進回路１２１３、フレーム遅回
路１２１４を作動させる。

このような場合にはフレーム進１２１３又はフレーム遅
１２１４の回路で前述の７５Ｈｚ　（５０Ｈｚ）のクロ
ックが付加されたり消去されたりして、この出力のライ
ン［相］、■を通って切替器１２０９から分周器１２１
ｏに入力し最終のセットパルスの位相が進みまたは遅れ
となってフレーム（文字）同期補正が行われる。

タイムチャートによる詳しい作動は後で述べる。

またスタート判定１２１１．終了判定１２１２には端末
へ出す出力と同じ受信データがライン■がら同時に入力
し、受信データのスタート及び終了を判定して切替器５
１４または７１４を経て端末復調器への出力制御を行う
。

別途第１７図によって詳しく説明するが、データのスタ
ート時には同期符号（ＳＹＮＣＩ）が送出され、最初こ
のＭ系列のＰＮコード又は文字の組合せによる同期符号
によりビット同期の粗調作動がら微調作動が行われて１
ビットずつデータを出力し、同期符号の判定がなされて
（すなわち、この時は文字の同期がとれた時）、スター
トパルスの制御信号により分周器１２１０をリセットし
、セットパルスが１フレームの正しい位相位置にくるよ
うにセットされる。

詳しくは第１７〜２１図のタイムチャートによって別途
説明する。

次に具体的なビット同期補正の方法を説明する。

第１３図は、第１１図（１５）の遅れ検出がなされた場
合で位相補正を粗調する時の動作を説明するタイムチャ
ートで、１ビット分だけを拡大して示しである。すなわ
ち第１１図の受信側の同期用クロック（１５）に対し受
信データ符号の変換点パルスＰ３が遅れている場合の同
期引込みによる粗調補正について説明する。第１３図（
２１−１）は補正前の同期用クロックパルス７５Ｈｚ　
（５０Ｈｚ）で繰り返し周期Ｔは、Ｔ−１３，３ｍｓ　
（２０ｍｓ）となる。（２１−２）は（２１−１）をπ
ラジアン位相を反転した７５Ｈｚ　（５０Ｈｚ）のクロ
ックパルスで、周期Ｔは（２１−１）と等しく　１３．
３ｍｓである。第１２図の回路ブロック図では最終の分
周器１２７の出力である。第１２図■のラインは、（２
１−１）　、　（２１−２）の両方のクロックパルスが
、進み検出回路１２８．遅れ検出回路１２９に入力する
ように接続され、受信データ符号を微分波形成形して得
られる変換点バ２フルス（２２）の■との位相関係を判別して進み、遅れ検
出のいずれかを決定する。第１３図の例では変換点パル
ス■の点で（２３）に示すように遅れ検出回路１２９が
立上る。

第１４図は、第１２図の遅れ検出回路１２９と、消去回
路１２０２の部分の動作を説明するための回路構成図で
（２２）の変換点パルス■と同期用クロックパルス（２
１−１）　、　（２１−２）から遅れ検出器１４１によ
って出力波形（２３）が得られ、（２４）とのＮＡＮＤ
回路１４２の出力Ｏのラインには、そのＮＡＮＤ出力（
“１″と“１”で°′０”）がＤタイプの１パルス発生
器１４３に入力される。ここで第１３図（２４）は、説
明をわかりやすくするために示した（２１−１）と同じ
７５１１ｚ　（５０Ｈｚ）のクロックパルスである。

一方、第１２図の水晶発振器１２１１分周器１２２．１
２５によって作られたタイミングクロックパルス６００
Ｈｚ　（４００１１ｚ）をさらにπ／２ラジアン位相を
遅らせた第１３図（２５）のクロックパルス６００Ｈｚ
　（４００１１ｚ）　−π／２を■のラインへ入力する
と、第１３図（２６）のタイムチャートで示したように
１パルスが発生し■のうインに出力する。このパルス幅
は（２５）のクロックパルス幅と等しく、１／６００　
’＝１．６７ｍ５（１／４００＃２．５ｍ５）である。

この１パルスは、Ｏ”のラインを経て遅れ検出器１４１
に入力されリセットされる。

■のラインには分周器１２５で分周して作り出されたタ
イミングクロックパルス（２７−１）が入力され、これ
を（２６）の１パルスとＡＮＤ回路１４４でＡＮＤをと
って、（２７−２）で示すように（２７−１）のａの１
パルスを消去した（２７−１）のクロックパルス１２０
０１１ｚ（８００Ｈｚ）が■のラインに出力され切替器
１２３に入力される。以上が第１２図の遅検出回路１２
９．消去回路１２０２の機能である。

■の出力（２７−２）が切替器１２３を経て粗調制御の
ラインへ出力され、切替器１２６を通して波形（２７−
１）に示ずａの１パルスだけ消去された波形（２７−２
）１２００Ｈｚ　（８００Ｈｚ　）によって以後の分周
を行い分周器１２７で分周して（２８）の６００Ｈｚ　
（４００Ｈｚ）　、　（２９）の３００１１ｚ　（２０
０１１ｚ）　、　　（３０）の１５０１１ｚ　（１００
Ｈｚ）を順次作り出し、最終的に、（３１）に示す補正
後の同期用クロックパルス７５１１ｚ　（５０Ｈｚ）が
得られる。

すなわち第１３図の（２１−１）と（３１）の波形を比
較すると判るように、（２２）の変換点パルス■により
（２１−１）の位相をｔＺＩだけ遅らせることができる
。ｔＺＩは粗調の場合、０．８３３ｍ５　（１，２５ｍ
５）となる。すなわち１つの変換点パルスで粗調時は０
．８３３ｍ５　（１，２５ｍ５）の遅れ又は進みの補正
を行うことが出来る。

次に第１５図は、第１１図（１３）の進み検出がなされ
た時第１２図の回路によって微調による位相進みの補正
を行う場合のタイムチャートで、１ビット分だけ拡大し
て示しである。すなわち第１１図の受信側の同期用のク
ロック（１３）に対して受信データ符号の変換点パルス
Ｐ３が進んでいる場合の同期引込みによる微調補正につ
いて説明する。　第１５図（４１）は補正前の同期用ク
ロックパルスで、繰り返し周期Ｔは、Ｔ＝１３．３ｍｓ
　（２０ｍｓ）　　となる。第１２図の回路ブロック図
ではライン■のクロック波形である。（４２）の■は第
１２図■のラインの受信データ符号による変換点パルス
で、その変換点パルス■と（４１）の同期用クロックの
位相条件を検出すると、ディジタル符号で両方とも“１
″であるから進み検出回路１２８が動作し第１５図（４
３）のタイムチャートで示すように立上る。（４４）は
同期用クロック（４１）をπラジアンだけ位相をずらし
たクロックであり、後に記述するように１パルス発生の
条件クロックとして用いる。第１５図の（４５）〜（５
１）のタイムチャートは、説明を判りやすくするために
（４１）〜（４４）の場合より時間軸の範囲を拡大して
記述しである。

（４５）は３８．４ｋＨｚ　（２５，６ｋｌｌｚ）の繰
り返しクロックで、第１２図の水晶発振器１２１で発振
させた２４５７．６ｋＨｚ（１６３８，４ｋＨｚ）の出
力を分周器１２２によって分周して得られたクロック周
波数である。これをさらに同じ分周器１２２で２分周し
て（４６）の１９．２（１２，８）ｋＨｚが得られる。

（４７）は（４６）をπ／２ラジアン位相を遅らせたク
ロックで１９．２（１２，８）ｋＨｚ　−π／２となる
。

第１６図は、第１２図の進検出回路１２８．付加回路１
２０１の部分の動作を説明するための回路構成図である
。進検出器１６１の入力には変換点パルス（４２）と同
期用の７５ｔｌｚのクロック（４２）が入力され、両者
の位相条件を判断して変換点パルス■の時点で、進検出
器１６１が作動し、その出力には第１５図（４３）で示
す出力波形が得られる。この出力（４３）と（４４）の
７５Ｈｚ（５０Ｈｚ）　−πクロックをＮＡＮＤ回路１
６２（“１”と“１”で出力“０”）に入力すると、そ
の出力■のラインに第１６図で矢印で示すクロック波形
が現れ、Ｄタイプフリップフロップ回路からなる１パル
ス発生器１６３のＤ入力となる。１パルス発生器１６３
の人力Ｃに第１５図（４７）の１９．２ｋＨｚ（１２，
８ｋＨｚ）　−π／２のクロックが入力されると、出力
■には第１５図の（４８）に示すパルス幅１／１９．２
（１２，８）ｋＨｚ’；０．０５２（０，０７８）ｍｓ
の１パルスが得られる。進み検出器１６１は、１パルス
発生器１６３のＱ出力からライン■に出力される（４８
）と逆位相のパルスが出力し、リセットライン■゛を経
て元の状態にリセットされる。

ライン■に出力される１パルス（４８）と、１９．２（
１２，８）ｋＨｚ　（Ｄ　りｔｌ　ッ’）　（４６）を
ＥＸＣＬＵＳＩＶＥ　ＮＯＲ回路１６４（真理値表では
入力が“１”、“１”又は“０”、“０”のとき出力が
“０”、人力が“１”、“０”又は“０”、“′１″の
とき出力が“１”）を通すと１パルス発生の前後で第１
５図（４９）ｂ、ｃに示すように１パルスが付加された
クロックが得られる。これが第１６図■のラインへ出力
され、切替器１２３，１２４を経て以後の分周器１２５
゜１２７のクロックの位相補正が行われる。即ち第１５
図（４９）のｂクロック以後の位相が進む。これが第１
５図（５０）、　（５１）、（５２）及び（５３）のタ
イムチャート波形である。但し、（５２）　、　（５３
）の横軸の時間間隔は（４１）〜（４４）と等しい割合
のタイムチャートである。（５３）は補正後の同期用ク
ロック７５Ｈｚ　（５０Ｈｚ）で、補正前の（４１）に
比べて１つの変換点パルス■によってｔ＋＋　＝０．０
５２　ｍｓ　（０，０７８ｍｓ）の同期引込みをして位
相の進み補正がなさている。この補正後のクロックパル
スによってサンプリングパルスＣＫ２．　ＣＫ２２、ク
エンチパルスＣＫＬ　ＣＫ２１の位相タイミングが決定
される。

第１４図、第１６図の１パルス発生の出力は、第１２図
の切替器１２３に入力されるが、ここで補正幅の大きい
時すなわち粗調の時は切替器１２６を経て分周器１２７
に入力し、補正幅の小さい時すなわち微調の時は切替器
１２４を経て分周器１２５に入力される。本例では粗調
時は６００　（４００）　Ｈｚ、微調時は９．６（６，
４ｋｌ（ｚ）のクロックパルスの位相を補正することに
よって同期用クロックパルス７５Ｈｚ　（５０１（ｚ）
が補正され正常な受信データが得られる。

以上遅れ検出による粗調の場合と、進み検出による微調
の場合の２つの実施例について詳しく説明したように、
本発明は受信装置の内部の同期用クロックパルスを、受
信データから取り出した変換点パルスと、ビット毎に相
互の位相関係を比較し、第１１図のスリット幅Ａ、Ｂ、
Ｃのいずれであるかを検出して進み／遅れ及びずれ幅を
同時に判定し、かつ、ずれ幅を粗調／微調の２段階に分
けて補正することを最大の特徴とした受信データ検出方
式である。

以上はビット同期補正の方法であるが、次にフレーム（
文字）同期の方法について説明する。第１７図はデータ
信号のタイムチャートを示すもので、（１）、　（２）
は送信側、（３）、　（４）、　（５）は受信側のタイ
ムチャートを示す。ｔｌ？＋は送信機のＯＮ　ＡＩＲス
タートを示し、ｔｌ、２はその終了時を示す。ｔ１７１
より約１０ｍ５遅れて送信機が立上り、同期符号（ＳＹ
ＮＣＩ）が送出される。これが（２）の５ＹＮＣＩで、
２進符号で第１７図の（０１０１１０１００１１０１・
・・〕のようになる。（３）はデータの受信符号で、前
述のようにデータが受信されると規定値以上のＳ／Ｎ判
定となりビット同期補正の回路が作動し“０”→“１”
、“１”→“０”の変換点を検出し、最初は通常粗調モ
ードでビット同期補正を行い、次に微調モードで遅／進
検出によるビット同期の補正をする。

ｔｌ、３の時点で送受信間で予め取り決められていたス
タートコード（ビット組合せによるＭ系列のＰＮコード
、又は文字の組合せ）を検出すると、（４）のようにデ
ータの受信開始がスタートし、またこれと同時に自動的
にフレーム（文字）の同期もとられて第１２図に示した
フレーム同期用の分周器１２１０もリセットされる。（
５）は受信データの出力符号で、ｔｌ、３からｔ１７４
まで出力される。

なお、スタートコード５ＹＮＣＩは多数決判定により受
信途中のビットエラーがある程度生じても許容される方
式である。

（５）のＡ　１７１　はフレーム同期設定後データが正
しく受信された状態すなわちビット同期、フレーム同期
が正しくとれた状態を示す。（２）のｔ１７５〜ｔ３，
６は１フレーム（文字）の状態で、Ｔ２１はそれを拡大
したものを示しである。本例では１フレームが１〜６の
６ビット構成でその前後にスタートピッ）（ＳＴ）とス
トップビット（Ｓ　Ｐ）がある。しかも本発明ではデー
タがない場合すなわち無信号時で１〜６ビットがすべて
“０”の時を考慮して、Ｔ２２に示すようにスタートビ
ットとストップビットを互いに反転（例えばスタートが
“０”の時はストップビットが１）させてあり、無信号
時でも受信側で変換点が検出されるよう工夫されている
。また、ビットレートが７５ｂｐｓの場合１フレーム長
はスタート５　ストップビットを含めて８ビットの構成
となり、１／７５Ｘ８÷１０６．７ｍ５（−Ｔｘ＋、　
　Ｔ２２）　　となる。

同様に５０ｂｐｓでは１１５０Ｘ　８　＝１６０ｍｓと
なる。本発明のようにＳ／Ｎ判定により、雑音信号によ
るビット同期引込みのエラーを防止する方法をとってい
るが、同じ無線周波によるいわゆる混信による妨害に対
しては同期引込みの補正エラーは防止できない。すなわ
ち−旦フレーム同期補正が自動設定されたあと、強力な
混信により見掛は上、Ｓ／Ｎが良くなったようにみえて
、これによって受信側のビット補正がなされ、ビット同
期が１ビット又はそれ以上ずれるとフレーム（文字）同
期もずれ、以後のデータは全てエラーとなる。すなわち
再びスタート時の５ＹＮＣ信号が到来しない限り正しく
フレーム同期が補正されないことになる。

これが第１７図のｔｌｌ、の時点である。このようなフ
レーム同期がずれる作動を防止するために、本発明では
受信時のフレーム用分周器１２１０からその時点の分周
出力の各ビット（Ｓ　Ｔ、　１．２．−６　、　ＳＰ〕
符号をフレームごとに装置前面の制御器パネルに可視表
示、例えばランプ等により表示して監視する。

これが第１８図の（１）、　＜２）、　（３）である。

（１）は正しいフレーム同期がとれた場合で、（２Ｌ　
（３）はフレーム同期が誤りの場合のランプ表示と手動
介入するための補正用のスイッチＳＷＩ、Ｓｗ２である
。ＳＰ符号のように常時符号が“１”の場合はランプが
点灯しく図で・印）、ＳＴ信号のように常時“０”の場
合は消灯（図でＯ印）となる。データ符号は“１″又は
“θ″になるのでその都度点滅する。（図でｅ印）フレ
ーム同期の誤りを手動で補正するには、（２）は２ビッ
ト分だけフレームが進んだ状態、又は６ビット分だけフ
レームが遅れた状態にあるので、５Ｗ１ｅを２回ＯＮ　
（ｐｕｓｈ）すると２ビット分だけビットが遅れ（又は
５Ｗ２ｅを６回ＯＮすると６ビット分だけビットが進み
）　、（１）の状態に戻る。

次ニ（３）ノ場合は５Ｗ１ｅを１回ＯＮ　（又は５Ｗ２
ｅを７回ＯＮ）して（１）の状態に戻す。

以上のフレーム同期補正の点からもＳＴ、ＳＰの符号を
互いに反転しておくことは便利である。

再び第１７図の説明に戻って、受信側（５）のｔｌｆｆ
’ｌで混信が生じ、以後のデータＡ１７□はビット同期
がずれ、これによってフレーム同期もずれた状態を表示
を見てｔ１７８で手動介入し、再び、正しい位置になる
ようにフレーム同期が補正される。以後Ａ１，３は正し
い受信データが出力されている。なお、５ＹＮＣ２はデ
ータの終了を示す同期符号で、ｔｏ、４時に検出され、
受信が自動的に終了する。すなわち、不在者通信による
データの送受信が可能である。

次にこれらのフレーム同期補正の作動を第１２図のハー
ドウェアブロック図、および第１９図〜２１図のタイム
チャートによって具体的に説明する。

第１９図は受信データに対してセットパルスがどのよう
なタイミングになっているかを示すもので、（１）〜（
５）は受信データ符号に対しビット同期、フレーム同期
が正しく位相補正された場合のタイムチャートを示す。

（６Ｌ　（７）はフレームの位相が２ビット分ずれた場
合、すなわち、第１８図（２）の場合を示し、（８Ｌ　
（９）はフレームの位相が１ビット分ずれた場合で、第
１８図（３）の場合である。ゲートパルス（２）のａ　
＝　ｂの間に８ビット分のクエンチパルス（３）及びサ
ンプリングパルス（４）がある。

第２０図のタイムチャートは第１２図のハードウェアブ
ロック図で、手動介入によりフレーム進の補正をするも
ので、フレーム同期用のクロック９．３７５Ｈｚ　（又
は６．２５Ｈｚ）を１ビット分だけ位相を進ませる。す
なわち、第１８図のＳＷ２θを１回ＯＮした状態となる
。

第２０図（１）は第１２図の分周器１２７より取り出し
た１５０　（１００）　Ｈｚのクロックで、（２）が前
述のようにビット同期補正された１ビット分の繰り返し
周期の７５Ｈｚ　（又は５０Ｔｌｚ）である。（３）は
１パルス付加して用いるだめのクロックで（２）を２／
πラジアン位相をずらしたクロックで７５　（５０）　
Ｈｚ−π／２とする。（４）は（３）の１７２周波のク
ロックで３７．５（２５））Ｉｚ　−π／２で第１２図
では分周器１２１０からとり出したクロックである。但
し、クロック（４）は第２１図のタイムチャートを説明
する際に利用する。

（５）はｅＳＷ２をＯＮにした場合で矢印がその立上り
時である。（６）は前述の第１５図、第１６図のようｔ
こ（３）のクロックを使って１パルスを発生させ、（２
）と（６）（７）　ＥＸＣＬＵＣＩＶＥ　ＮＯＲ（１、
１で０．０，０で０．１とＯ又はＯと１で１）の回路を
通すと、Ｘ、　Ｙのように７５Ｈｚ　（５０Ｈｚ）のク
ロックに１パルス付加され、この分だけ（すなわち１／
７５１（ｚ＋　１３．３＋ｎＳ又は１１５０Ｈｚ　＝　
２０ｍ５）最終のフレームクロックの位相が進む。（８
）、　（９）、　Ｏ■は（７）のパルス付加の７５　（
５０）　Ｈｚりロックが第１２図の切替器１２０９を経
て、分周器１２１０で１／２ずつに分周されたタイミン
グクロックでＧＯ）に示すようにｔ２０より７５ｂｐｓ
で１３．３ｍｓ分タイミングが進んでいる。すなわち１
ビット分だけセットパルスの位相が進んだことになる。

また第２１図は第２０図とは逆に手動介入により１ビッ
ト分だけ位相を遅らせる場合のタイムチャートで、第１
８図（３）で５ｗ１ｅを１回ＯＮｆ、て補正する場合で
ある。（１）はｅｓＷｌ　ＯＮのタイミング、（２）は
このＳＷ１タイミングとビット同期補正された７５　（
５０）　Ｈｚクロックを使って作り出されたｌパル（４
）のフレームクロック９　、３７５　（６、２５）　Ｈ
ｚが得られ、ｔｚ＋よりも７５ｂｐｓで１３．３ｍｓす
なわち１ビット分だけタイミングが遅れたことになる。

以上説明したように、第１８図のランプ表示を監視して
フレーム同期がずれた時、手動で補正用のスイッチＳＷ
ＩまたはＳＷ２を１回ずつＯＮするとそのたびにフレー
ム同期用のクロックが１ビット分ずつ位相補正され混信
等のためビット同期補正のエラーを生じ、フレーム（文
字）同期がずれても速やかに補正することができる。

またスタート時の同期符号によって検出される時はちょ
うど最後のストップビット位置にて同期符号が検出され
るようにして、この時第１２図の分周器１２１０を第１
９図の（１）〜（５）のタイミングとなるようにリセッ
トするので、以後のフレーム同期は正しい補正位置とな
る。

本発明のビット同期及びフレーム同期補正の方法は、他
のいかなる変復調方式でも復調検波後に本発明を採用す
ることができ、例えばＨＦ回線のように回線品質の良い
無線回線を用いても特に受信開始時の同期符号により比
較的早く同期引込みができ、かつ受信途中では微調作動
による同期補正を続けることにより安定した受信データ
検出が可能である。

またＳ／Ｎ信号検出制御を設けであるため雑音によるビ
ット同期補正の誤動作もない。しかも複数の受信系をも
つダイパーシティ受信の場合でも１つの同期回路を切替
えて共通使用出来るため回路構成も経済的で、かつ最終
出力の符号歪も少なくすることができる。さらに受信開
始時の同期符号によってフレーム（文字）同期も同時に
補正することができ、かつ以後の受信継続中に混信等の
ためビット同期補正のエラーが生じ、フレーム（文字）
同期がずれても、１フレームごとに付加されたスタート
、ストップ符号により１フレームの区切りを監視するこ
とができるので、手動介入によって、フレーム用のタイ
ミンクロック位相を１ビット分ずつ補正することができ
るので、常に良好な無線データ伝送が可能である。

（発明の効果）、本発明によれば、特に移動速度の早い航空機あるいは
遠距離に散在する船舶を含む移動体が、固定局からの一
方的に連続して複数の周波数で送信されるデータを受信
する際に、最小の受信設備で良品質の無線伝送回線を構
成することが可能であり、また時々刻々受信電界が変化
するため連続して良好な受信が困難であった従来の無線
回線の受信品質を大幅に改善すること、送受信設備を簡
単にすること、伝送効率を改善したこと等は本発明の著
しい効果である。

【図面の簡単な説明】

第１図は本発明を実施した固定局と移動局の通信系統図
、第２図は本発明を実施した移動局相互の通信系統図、
第３図は送信系の構成図、第４図は受信系の構成図、第
５図は本発明の第１の実施例である復調検波回路概要図
、第６図は複数サブチャネルを有する変調信号スペクト
ラム何回、第７図は本発明の第２の実施例である複数サ
ブチャネルの受信装置の復調検波回路概要図、第８図は
ＦＳＸ変調波の信号スペクトラム何回、第９図は第１０
図は本発明による同期位相補正処理の判断図、ノ第１１
図は本発明の詳細な説明するための受信データと同期用
クロックのタイムチャート、第１２図は本発明の位相補
正の方法を説明する回路ブロック図、第１３図は本発明
による遅れ位相の補正を説明するだめのタイムチャート
、第１４図は第１３図の遅れ位相の補正方法を説明する
ための回路ブロック図、第１５図は本発明による進み位
相の補正を説明するためのタイムチャート、第１６図は
第１５図の進み位相の補正方法を説明するための回路ブ
ロック図、第１７図は本発明の詳細な説明する送受信デ
ータのタイムチャート、第１８図は本発明のフレーム同
期ランプ表示例図、第１９図は本発明のフレーム同期補
正を説明する受信データのタイムチャート、第２０図は
本発明の手動介入で進補正を説明するタイムチャート、
第２１図は本発明の手動介入で遅補正を説明するタイム
チャートである。Ａ・・・固定局、　Ｂ１〜Ｂゎ・・・移動局、ｆ＋、ｆ
ｚ〜ｆア・・・送信周波数、ＴＸ・・・送信機、　ＲＸ
、ＲＸ、。ＲＸ２・・・受信機、　Δｆ・・・伝送帯域幅、ｆ、。〜ｆ１．．・・・サブチャネル周波数、Ａ、　Ｂ、　Ｃ
・・・スリット（領域）、　３１・・・送信端末、　３
２・・・変調器、３３、４１．４４．４５．５１．５２
．７１．７２・・・アンテナ、４２、４６・・・復調器
、　４３．４７・・・受信端末、　５３゜７３・・・共
通増幅器、　５４．５５．５６．７４．７５．７６・・
・帯域フィルタ、　５７．５８．５９．５０５．５１０
゜７７、７８．７９．７０５．７０８・・・増幅器、　
５０１．５０２゜５０３、７０１．７０２．７０３・・
・ダイオード検波器、５０４、７０４・・・差動増幅器
、　５０８．５０９．７０８．７０９・・・加算器、　
５０６．５１１．７０６．７１１・・・積分器、５０７
　、５１２　、７０７．７１２・・・サンプリング回路
、５１３．７１３・・・比較回路、　５１４．５１９．
　７１４．７１９゜１２３、１２４．１２６・・・切替
器、　　５１５．５２０．７１５゜７２０・・・微分回
路、　５１６．７１６．１２１・・・水晶発振器、　５
１７．７１７．１２２．１２５．１２７・・・分周器、
５１８．７１８・・・タイミングパルス発生器、　　７
２１゜７２２・・・分配器、　７２３．７２４・・・符
号処理回路、１２８・・・進み検出回路、　１２９・・
・遅れ検出回路、１２０１・・・付加回路、　１２０２
・・・消去回路、　１２０３・・・■粗調スリット、　
１２０４・・・○粗調スリット、１２０５・・・オール
カウンタ、　１２０６．１２０７・・・スリットカウン
タ、　１２０８・・・粗調／微調判定回路、１４１・・
・遅検出器、１４２．１６２・・・ＮＡＮＤＡＮＤ回路
３．１６３・・弓パルス発生器、１４４・・・ＡＮＤ回
路、１６４　・ＥＸＣＬＵＳＩＶＥ　ＮＯＲ回路、１２
１０・７　レーム用分周器、１２１１・・・スタート判
定、１２１２・・・終了判定、１２１３・・・フレーム
Ｌ　１２１４・・・フレーム遅。

Claims

【特許請求の範囲】

　固定局と複数移動局または移動局相互が短波回線によ
ってデータ伝送を行い２系統受信のダイバーシティ方式
による受信側で受信スタート時にビット同期補正とフレ
ーム同期設定のためのフレーム同期信号を受信して受信
データを復調検波する場合、ビット単位に信号成分と雑
音成分の差を積分して得られたＳ／Ｎ信号を両受信系に
ついて比較して良い方の受信系にビット単位で選んで出
力切替するとともに、その選ばれた受信系の受信データ
符号を微分して得られた変換点パルスの位相と前記２系
統受信に共通する１つの原振クロックから少なくとも２
段階の分周回路を経て得られた１ビット長の同期用クロ
ックの位相とを前記変換点パルスが到来するごとに比較
して前記同期用クロックの位相の前記変換点パルスの位
相に対する進み、遅れおよび位相差の量を検出し、前記
少なくとも２段階の分周回路に対して進み判定時には１
パルス発生、遅れ判定時には１パルス消去の制御を行い
、かつ、前記位相差の量が予め定めた範囲を超えた時に
は前記少なくとも２段階の分周回路の後段の分周回路に
対して前記パルス発生と前記パルス消去を行い、前記位
相差の量が予め定めた範囲に満たないに時には前記少な
くとも２段階の分周回路の前段の分周回路に対して前記
パルス発生と前記パルス消去を行うことによってビット
単位の位相補正を行い、かつ、前記原振クロックから１
フレーム長のクロックを作成する分周器を受信スタート
時のフレーム同期信号判定時にフレーム同期のためにリ
セットし、かつ、１フレームのデータの前後に付加され
た互いに反転したスタートビットとストップビットによ
り、前記データの無い時にも前記ビット同期補正をし、
前記データを受信中にはフレーム同期補正の監視のため
に常時この反転したビット表示をし、１ビット長分のク
ロックパルスを前記分周器に付加または消去してフレー
ム用クロックを進めるか又は遅らせるかの制御をするこ
とによりフレーム同期補正を行う手段を備えたことを特
徴とするデータ通信の同期補正方式。