JPH01136332A - 電子線描画方法 - Google Patents

電子線描画方法

Info

Publication number
JPH01136332A
JPH01136332A JP62294114A JP29411487A JPH01136332A JP H01136332 A JPH01136332 A JP H01136332A JP 62294114 A JP62294114 A JP 62294114A JP 29411487 A JP29411487 A JP 29411487A JP H01136332 A JPH01136332 A JP H01136332A
Authority
JP
Japan
Prior art keywords
marks
electron beam
field
stage
deflected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62294114A
Other languages
English (en)
Inventor
Fumio Murai
二三夫 村井
Toshiyuki Yamamoto
利幸 山本
Shinji Okazaki
信次 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP62294114A priority Critical patent/JPH01136332A/ja
Publication of JPH01136332A publication Critical patent/JPH01136332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子線描画方法とそれに用いる位置合せマーク
の構造に係り、特に改善された偏向歪の補正方法とそれ
に用いるマークに関するものである。
〔従来の技術〕
電子線描画における位置合せの方式には大きく分けて以
下の2つが知られている。まず第1は第2図に示したよ
うに1チツプが1フイールドより構成されているもので
、チップ1周辺に配置された位置合せマーク2,3,4
,5をステージを停止した状態で電子ビームを偏向する
ことで検出するものである。(ステージ固定型マーク検
出法と称する。)この例としてはアイビーエム・ジャー
ナル・オブ・リサーチ・ア。ンド・ディベロップメント
 ノーベンバー(1977年)第498頁から第505
頁(IBM Journal ofJasearch 
andDavslopment、  November
  1 9 7 7年、pp4.98−505)が挙げ
られる。この場合の利点はマーク2,3,4.5の位a
m定には電磁レンズ系の偏向歪を含んだ状態で測定され
るため、偏向歪補正は自動的に行われる。しかしながら
フィールドの大きさを越えるチップを描画する時にはチ
ップ中心龜にマークを配置せねばならないという問題が
生じる。もう一つの方法は第3図゛に示したように1チ
ツプが複数のフィールドf1 e f z p f a
 gf4で構成されているものでマーク7.8,9゜1
0はチップの4偶に配置されている。この場合のマーク
検出はステージを移動することにより各マークを電子線
の偏向中心近傍に置くことで行われる6 (ステージ移
動形マーク検出と称する。)このときステージ位置はレ
ーザ干渉計により精密に測定される。この例としてはジ
ャーナル・オブ・バキューム・サイエンス・アンド・テ
クノロジー・19(4)  1981年 第927頁か
ら第931頁(Journal of Vacuum 
and 5cience andTechnology
l 9(4) 1981 pp927−931)が挙げ
られる。この場合の利点はチップサイズがフィールドに
制限されず大きくとれることである。
しかし偏向歪は予め被描画試料外のマークを用いて精密
に設定され、補正のための係数を求めておく必要がある
。補正係数を求める方法は例えば第4図のようなフィー
ルド11内の座標を正確に測定した9点のマーク12〜
20を電子線を偏向して検出することにより以下の係数
を最小二乗法により求めることができる。
式(1) ここでao ”as 、be−bsは偏向歪補正係数、
Xm’jは歪のない場合の電子線描画位置。
x’ 、y’は偏向歪補正後の電子線描画位置である。
チップサイズの制限のない後者の手法が、現在主に使わ
れている。
〔発明が解決しようとする問題点〕
上記従来技術では描画前に偏向歪の補正係数を求め、描
画中は同一の補正係数を用いることになる。従って偏向
歪の経時的変化がある場合にはフィールド周辺部で層間
の位置合せずれが生じたりフィールド接続部での描画パ
ターンのずれを生じるという問題があった。
本発明の目的は位置合せマークを偏向中心で検出するス
テージ移動形マーク検出法においても、偏向歪の経時変
化による層問合せずれおよびフィールド接続ずれの少な
い電子描画方法と位置合せマークの構造を提供すること
にある。
〔問題点を解決するための手段〕
上記の目的を達成するために、まず、電子線描画の前に
被描画試料外に作られた偏向歪補正用のマーク(標準マ
ークと称する)を精密に測定し偏向歪補正係数を求める
0次にパターン描画を行う前に、被描画試料内の少なく
とも1つのフィールド内に配置された位置合せマークを
電子ビームを偏向することで検出して、先に求めた偏向
歪の1部を修正して電子線描画を行う。
〔作用〕
偏向歪の補正係数を前述した標準マークの測定によって
求めることは数lO秒〜数分の時間を要するため、経時
変化のために描画途中で度々行うことはスループットを
大きく低下するため不利である。しかし本発明者らの実
験によれば、偏向歪の経時的変化は偏向歪補正係数の全
てについて大きい訳でないことが判明した。経時変化が
大きいのは前述した式(1)で言えば0次の項と1次の
項、aoe a1* any bow b工eb2であ
るeこのうちシフト量項ao 、boが最も変化が大き
いがこれはステージ移動マーク検出法においてもチップ
周辺の4個のマークを検出することで補正される。
次に大きい変化を持つのはゲイン環、at 、 b2と
傾れの項ax 、bxである。従って各チップ毎(又は
数チップ毎)にステージ移動マーク検出法によってマー
ク検出を行い位置座標の判ったマークをフィールド周辺
に配置し、電子線を偏向して検出することで1次の項a
1.ax、b1.bxを求めることができる。このマー
ク検出に要する時間は数秒であるため、1ウエハの描画
途中で行ってもスループットを低下させる心配はない、
従って描画前に求めた精密な補正係数のうち低次の項の
みを被描画試料内のマークの測定で修正することによっ
て偏向歪の経時変化によるフィールド接続精度、眉間位
置合せ精度の低下は大きく改善される。
〔実施例〕
以下本発明の一実施例を第1図を用いて説明する。第1
図(a)は本発明の電子線描画法を適用した時のウェル
内のチップ配列を示すもので、ウェハ21にはチップ周
辺に位置合せ用マーク(チップマーク)を有するチップ
Aと300μmDの大きさのウェハマークを有するチッ
プBが配置されている。第1図(b)はチップ内のチッ
プマークの配置を示す図である。1チツプの大きさは1
10でありチップの4隅にチップマーク24゜25.2
6,27が置かれている。ここで用いた電子線描画装置
のフィールドサイズ(ステージを移動しなで描画できる
範囲)は510であるので第1図(b)の2つの破線Q
1とQ2で示すフィールド境界を持つ4つのフィールド
f5.f6゜f7.f8に分割されて描画される。その
うちの1つのフィールドf5に偏向歪補正用のマーク2
8.29が配置されている。
本実施例ではまず第1図(Q)のように5腸口のフィー
ルド30内の位置が予め測定されている25個の十字彫
金マーク31を電子線を偏向することにより検出して、
偏向歪量を測定し、偏向歪補正係数を最小二乗法により
求めた。この金マーク列はステージの一部でウェハが装
置されない領域に設置されたものである0次にウェハ2
1がステージに装着された。まずウェハ左右に配置され
た2個のウェハマーク22.23を検出することによっ
てウェハのステージ移動方向に対する回転角とチップ間
の距離が測定された0次にチップマークと偏向歪補正用
マークの位置検出が行われた。
これにはステージを移動することによって各マーク24
,28,25,26,27,29を電子線の偏向中心に
移動し電子線で検出することにより行う、この時のステ
ージの座標と電子線による検出位置から各マーク24〜
29の正確な座標を知ることができる0次にステージを
第1図(b)に示した第1のフィールドf5の中心に移
動し電子ビームを偏向してマーク28.24.29を検
出して偏向歪の補正係数の一部を修正した。しかる後チ
ップAのパターンが描画された。この補正係数の修正の
ためのマーク検出は描画開始直後は頻度を多くするため
1ウニ八につき2回行われ、2枚描画され、3枚目から
は1ウエハにつき1回だ第1表 補正係数初期値 け行われ連続して5枚のウェハが描画された。
5枚の描画に先立って求められた偏向歪の補正係数を表
1に描画途中で修正した係数を第2表に示す、第1表で
式(2)は偏向歪補正のための計算式ao””asとb
o=beが補正係数である。このうち描画途中で修正し
た係数はaOs a is a 21bo、bx、bl
の6個である。この6個の係数の修正により層間の合せ
精度が従来3σ二O,15μmであったものが3σ二〇
、09μmに向上した。
尚、本実施例では各チップに偏向歪補正係数の修正のた
めのマークを設置したが以上のような変更も可能である
(i)ウェハマークの設置されたチップのみにイ自正用
マークをffflL、1ウエハに1回だけ補正係数の修
正を行う。
(五)第1図(b)のチップマーク241個だけの検出
だけで補正係数の修正を行う、すなわちチップマーク検
出の時はマーク24を偏向中心となるようにステージを
移動させるが、偏向歪補正の時はフィールド周辺となる
ようにステージを移動してから電子線による検出を行う
、この場合には新たなマークを用意することなく補正係
数の修正が行える。
〔発明の効果〕
以上説明したごとく、本発明によれば、電子描画途中の
簡単なマーク検出によって、偏向歪の経時変化を補正す
ることが可能となるため、偏向歪の補正頻度を減らすこ
とができるためスループットが向上し、かつ層間合せの
精度、フィールド接続精度を向上することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図であり、(a)はウ
ェハ内のチップ記動を示す図、(b)はチップ内のマー
ク配列を示す図、(c)は偏向歪補正のための全十字マ
ーク列を示す図、第2図は従来のステージ停止マーク検
出法を示す図、第3図は従来のステージ移動マーク検出
法を示す図。 第4図は偏向歪補正係数を求めるための9点の全十字マ
ーク列を示す図である。 1・・・1チツプが1フイールドで構成されたチップ。

Claims (1)

    【特許請求の範囲】
  1. 1、ステージを停止した状態で描画する方式の電子線描
    画装置において、ステージを移動しないで描画できる範
    囲をフィールドとするとき、被描画試料外に設置された
    マークを用いてフィールド内の偏向歪量を測定し、偏向
    歪補正のための複数の係数を求めた後、被描画試料内の
    フィールド周辺に配置されたマークを電子線を偏向して
    位置検出した結果を用いて上記係数のうち一部を修正し
    て描画を行うことを特徴とする電子線描画方法。
JP62294114A 1987-11-24 1987-11-24 電子線描画方法 Pending JPH01136332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62294114A JPH01136332A (ja) 1987-11-24 1987-11-24 電子線描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62294114A JPH01136332A (ja) 1987-11-24 1987-11-24 電子線描画方法

Publications (1)

Publication Number Publication Date
JPH01136332A true JPH01136332A (ja) 1989-05-29

Family

ID=17803471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62294114A Pending JPH01136332A (ja) 1987-11-24 1987-11-24 電子線描画方法

Country Status (1)

Country Link
JP (1) JPH01136332A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142352A (ja) * 1993-11-17 1995-06-02 Nec Corp 電子ビーム描画装置および電子ビーム描画方法
JPH07142351A (ja) * 1993-11-17 1995-06-02 Nec Corp 電子ビーム露光装置および電子ビーム偏向方法
US5757015A (en) * 1995-06-08 1998-05-26 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
JP2006114599A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 補正装置、補正方法、補正プログラム及び半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142352A (ja) * 1993-11-17 1995-06-02 Nec Corp 電子ビーム描画装置および電子ビーム描画方法
JPH07142351A (ja) * 1993-11-17 1995-06-02 Nec Corp 電子ビーム露光装置および電子ビーム偏向方法
US5757015A (en) * 1995-06-08 1998-05-26 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
US5969365A (en) * 1995-06-08 1999-10-19 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
US6242751B1 (en) 1995-06-08 2001-06-05 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
US6420700B2 (en) 1995-06-08 2002-07-16 Fujitsu Limited Charged-particle-beam exposure device and charged-particle-beam exposure method
JP2006114599A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 補正装置、補正方法、補正プログラム及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN113725108B (zh) 大板扇出型封装芯片的漂移定位测量方法及装置
US4636968A (en) Method of positioning a beam to a specific portion of a semiconductor wafer
US4443703A (en) Method and apparatus of deflection calibration for a charged particle beam exposure apparatus
US7271906B2 (en) Image processing alignment method and method of manufacturing semiconductor device
US4396901A (en) Method for correcting deflection distortion in an apparatus for charged particle lithography
JPH01136332A (ja) 電子線描画方法
JPS61128114A (ja) パタ−ンの表面形状評価方法
US4853549A (en) Electron beam drawing method
JPH04127551A (ja) 露光パターンの検査方法
JPS59178726A (ja) パタ−ン転写用マスクの製造方法
JPS62149127A (ja) 荷電ビ−ム露光装置
JPH0345527B2 (ja)
JPS6154622A (ja) パタ−ン転写方法および装置並びにそれらに適用するプリアライナおよびマスクホルダ
JPS6074619A (ja) 電子ビ−ム露光方法
JPS6369226A (ja) 粒子線描画方法
JPH0147892B2 (ja)
JPH0287517A (ja) 電子線描画装置の位置制御方法
KR19990001730A (ko) 스테퍼 장비의 얼라인 키 형성구조
JPS6233427A (ja) 電子ビ−ム露光方法
JPH02262326A (ja) 荷電ビーム描画方法
Jones et al. Cumms 11: An electron‐beam‐fabricating machine with accurate registration for direct fabrication and mask making
JPS62229830A (ja) ハイブリツド用荷電粒子ビ−ム描画装置
JPH01110732A (ja) 電子ビーム露光における位置合わせ方法
JPH0239518A (ja) 荷電ビーム描画方法
JPH0653127A (ja) 荷電粒子線露光方法