JPH01136358A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01136358A JPH01136358A JP62295868A JP29586887A JPH01136358A JP H01136358 A JPH01136358 A JP H01136358A JP 62295868 A JP62295868 A JP 62295868A JP 29586887 A JP29586887 A JP 29586887A JP H01136358 A JPH01136358 A JP H01136358A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- pin
- wiring board
- wire bonding
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置に関する。
（従来の技術とその問題点）
従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であつ九。し
かし一般に使用されている高アルミナセラミック（以下
セラミックとする）は誘電率が約９と高く、このため近
年の演算速度の超高速化においては信号遅れが大きいた
め好ましい材料ではなかつ九。またガラスエポキシ配線
板は、誘電率が５程度で配線の浮遊容量による信号波形
の乱れはセラミックより少ないもののセラミックに比較
し、耐熱性が低い、熱伝導率が低いという欠点を有して
おり、実装の高密度化には限界があった。
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であつ九。し
かし一般に使用されている高アルミナセラミック（以下
セラミックとする）は誘電率が約９と高く、このため近
年の演算速度の超高速化においては信号遅れが大きいた
め好ましい材料ではなかつ九。またガラスエポキシ配線
板は、誘電率が５程度で配線の浮遊容量による信号波形
の乱れはセラミックより少ないもののセラミックに比較
し、耐熱性が低い、熱伝導率が低いという欠点を有して
おり、実装の高密度化には限界があった。
上記の他に半導体素子をプリント配線板上に直接搭載す
る方法も試みられているが、チップキャリアを介したも
のが殆んどであシ、入出力の端子数が多いものはピング
リッドアレイ型パッケージとなシ前述のセラミックに起
因する欠点はさけられない。
る方法も試みられているが、チップキャリアを介したも
のが殆んどであシ、入出力の端子数が多いものはピング
リッドアレイ型パッケージとなシ前述のセラミックに起
因する欠点はさけられない。
これらの改良として特開昭６１−１３６８６号公報に示
される半導体素子搭載用配線板があるが。
される半導体素子搭載用配線板があるが。
このものは金属板の露出している部分が少ないため放熱
効果が十分でなく、パッケージ化した場合。
効果が十分でなく、パッケージ化した場合。
気密封止の際の接着性に問題が生じる。
さらにプラスチックピングリッドアレイ型パッケージが
あるが、このパッケージは、パッケージコストに占める
ピンの割合が高く、半導体素子を実装した後、不良が明
らかになると損失金額が多くなシネ具合である。
あるが、このパッケージは、パッケージコストに占める
ピンの割合が高く、半導体素子を実装した後、不良が明
らかになると損失金額が多くなシネ具合である。
また半導体素子から発生する熱を効率的に放散するには
、半導体素子の裏面をパッケージに接続したリードピン
の突出面（上面）に搭載し、リードピンの下面（反対側
の面）から熱放散させる方策がセラミックパッケージ等
では一般的に採用されている。
、半導体素子の裏面をパッケージに接続したリードピン
の突出面（上面）に搭載し、リードピンの下面（反対側
の面）から熱放散させる方策がセラミックパッケージ等
では一般的に採用されている。
しかしながら上記の方法では、半導体素子とパッケージ
の配線部とをワイヤで接続する際、同一面上にリードピ
ンの一部が突出しているためリードピンが邪魔になシ、
ワイヤボンディングし難いという欠点があった。
の配線部とをワイヤで接続する際、同一面上にリードピ
ンの一部が突出しているためリードピンが邪魔になシ、
ワイヤボンディングし難いという欠点があった。
本発明はこれらの欠点のない半導体装置を提供すること
を目的とす乞ものである。
を目的とす乞ものである。
（問題点を解決するための手段）
本発明は絶縁基板のほぼ中央部に形成された凹部、凹部
に搭載された半導体素子、凹部の周辺に形成された導電
性のワイヤボンディング部、ワイヤボンディング部と接
して形成された導体回路。
に搭載された半導体素子、凹部の周辺に形成された導電
性のワイヤボンディング部、ワイヤボンディング部と接
して形成された導体回路。
導体回路の外側に形成されたランド部、絶縁基板を貫通
して形成された貫通孔及び半導体素子とワイヤボンディ
ング部とをワイヤで接続した半導体素子搭載半導体とか
らなり、かつ半導体素子搭載配線板の半導体素子を搭載
した側の面にピンの一部を埋込み固定した蓋を接合し、
さらにピンの一端を露出させ、他の一端を前記貫通孔内
のランド部に挿入固着してなる半導体素子に関する。
して形成された貫通孔及び半導体素子とワイヤボンディ
ング部とをワイヤで接続した半導体素子搭載半導体とか
らなり、かつ半導体素子搭載配線板の半導体素子を搭載
した側の面にピンの一部を埋込み固定した蓋を接合し、
さらにピンの一端を露出させ、他の一端を前記貫通孔内
のランド部に挿入固着してなる半導体素子に関する。
本発明において絶縁基板及び蓋の素材としては。
高耐熱性の熱硬化性樹脂組成物、熱可塑性樹脂組成物等
を用いることが好ましい。なお本発明では必要に応じ、
上記の樹脂組成物中にウラン、トリウム、シリカ、アル
ミナ等の粉末、ガラス繊維等が添加される。樹脂組成物
中に上記のような充填材を添加すれば、得られる半導体
装置の熱伝導率が萬くなシ、放熱性に優れ、また機械的
強度に優れるので好ましい。
を用いることが好ましい。なお本発明では必要に応じ、
上記の樹脂組成物中にウラン、トリウム、シリカ、アル
ミナ等の粉末、ガラス繊維等が添加される。樹脂組成物
中に上記のような充填材を添加すれば、得られる半導体
装置の熱伝導率が萬くなシ、放熱性に優れ、また機械的
強度に優れるので好ましい。
半導体素子搭載配線板と蓋との接合は、シリコン樹脂、
ポリイミド樹脂、エポキシ樹脂等耐熱性に優れた熱硬化
性樹脂を用いて接合することが好ましいが２本発明にお
いては上記の方法に制限されるものではない。
ポリイミド樹脂、エポキシ樹脂等耐熱性に優れた熱硬化
性樹脂を用いて接合することが好ましいが２本発明にお
いては上記の方法に制限されるものではない。
ピンは、％殊な材質は必要とせず、コバール。
４２合金、５２合金等のニッケル系合金、銅、銅合金等
が用いられる。ピンを蓋に固定する場合。
が用いられる。ピンを蓋に固定する場合。
ピンの一部に突起部を設け、この突起部を蓋となる素材
中に埋込むようにすれば、より強固に固定されるので好
ましい。
中に埋込むようにすれば、より強固に固定されるので好
ましい。
ピンと絶縁基板中に設けた貫通孔との固着は。
半田、銀ろう、耐熱性に優れた熱硬化性樹脂、熱可塑性
樹脂等を用いて固着することが好ましい。
樹脂等を用いて固着することが好ましい。
ワイヤボンディング部、導体回路及びランド部は、銅、
コバール、４２合金、５２合金等の金属板をエツチング
、金型での打抜き加工等の方法で所望のパターンを形成
することによシ得られ、これらは一部を絶縁基板中に埋
込んで固着してもよく、また接着剤で接着してもよく特
に制限はない。
コバール、４２合金、５２合金等の金属板をエツチング
、金型での打抜き加工等の方法で所望のパターンを形成
することによシ得られ、これらは一部を絶縁基板中に埋
込んで固着してもよく、また接着剤で接着してもよく特
に制限はない。
金属板は、弐面にニッケルめっきを施し、さらにその上
面に高純度金めつきを施せばワイヤボンディング性に優
れるので好ましい。また金属板の厚さについては特に制
限はないが、０．１２７〜０．２５４ａ程度の厚さの金
属板を用いれば一般的に使い易いので好ましい。
面に高純度金めつきを施せばワイヤボンディング性に優
れるので好ましい。また金属板の厚さについては特に制
限はないが、０．１２７〜０．２５４ａ程度の厚さの金
属板を用いれば一般的に使い易いので好ましい。
ワイヤの材質は特に制限はなく、従来公知のものが用い
られる。
られる。
（実施例）
以下本発明の詳細な説明する。
実施例１
厚さが０．２−で表面に１０μｍの厚さにニッケルめっ
きを施し、さらにその上面に３μｍの厚さに金めつきを
施した銅板を、金型を用いて打抜き加工し、第１図に示
すように導体回路１．ワイヤボンディング部２．ランド
部３及びこれらがばらばらになるのを防止した連結部分
７を形成した。
きを施し、さらにその上面に３μｍの厚さに金めつきを
施した銅板を、金型を用いて打抜き加工し、第１図に示
すように導体回路１．ワイヤボンディング部２．ランド
部３及びこれらがばらばらになるのを防止した連結部分
７を形成した。
なお導体口ｗｒ１の内側に設けたワイヤボンディング部
２の片側表面には金製で打抜く前に予め両面粘着シート
を貼付しておいた。
２の片側表面には金製で打抜く前に予め両面粘着シート
を貼付しておいた。
次に両面粘着シートを貼付したワイヤボンディング部２
の部分を金型に接着し、ランド部３の内側を金型の上型
と下型とではさみ込んで固定し。
の部分を金型に接着し、ランド部３の内側を金型の上型
と下型とではさみ込んで固定し。
次いで連結部分７と切シ離して１． ２及び３からなる
部分を個々に分割した後注型金型内にセットし、エポキ
シ樹脂組成物を注入して、第２図に示すように、導体回
路ｌ及びランド３の一部をエポキシ樹脂組成物６中に埋
込み、貫通孔４及び半導体素子を搭載するための凹部５
を形成した絶縁基板１７を得た。
部分を個々に分割した後注型金型内にセットし、エポキ
シ樹脂組成物を注入して、第２図に示すように、導体回
路ｌ及びランド３の一部をエポキシ樹脂組成物６中に埋
込み、貫通孔４及び半導体素子を搭載するための凹部５
を形成した絶縁基板１７を得た。
上記で用いたエポキシ樹脂組成物は、酸無水物硬化剤と
してメチルテトラヒドロ無水フタル酸（日立化成工業製
、商品名ＨＮ−２２００）６０重量部に２エチル４メチ
ルイミダゾール０．１５３１量部を溶解、混合したもの
と水添ビスフェノールＡ型エポキシ樹脂（旭電化製、商
品名ＥＰ−４０８０、エポキシ当１ｉ２３５〜２５５．
平均エポキシ尚［２４５）３０重量部とビスフェノール
大型エポキシ樹脂（シェル化学製、商品名エピコート８
３４．エポキシ当量２２５〜２８０．平均エボΦシ当Ｊ
ｉ２５０ ） ７０重量部とを溶解、混合したもの５０
重量部及びアルミナ粉（住友化学工業製、商品名ＡＬＭ
−４１）５０重量部を８０℃で混合Ｌ Ｉ Ｔｏｒｒ
で１５分脱気処理したものを用い、１３０℃に予熱した
金製に注入し、金型底部ｔ−１７０”Ｃまで５分で昇温
し、金型底部から硬化させ、約１５分で硬化させた。後
硬化は１５０℃で１時間行なった。
してメチルテトラヒドロ無水フタル酸（日立化成工業製
、商品名ＨＮ−２２００）６０重量部に２エチル４メチ
ルイミダゾール０．１５３１量部を溶解、混合したもの
と水添ビスフェノールＡ型エポキシ樹脂（旭電化製、商
品名ＥＰ−４０８０、エポキシ当１ｉ２３５〜２５５．
平均エポキシ尚［２４５）３０重量部とビスフェノール
大型エポキシ樹脂（シェル化学製、商品名エピコート８
３４．エポキシ当量２２５〜２８０．平均エボΦシ当Ｊ
ｉ２５０ ） ７０重量部とを溶解、混合したもの５０
重量部及びアルミナ粉（住友化学工業製、商品名ＡＬＭ
−４１）５０重量部を８０℃で混合Ｌ Ｉ Ｔｏｒｒ
で１５分脱気処理したものを用い、１３０℃に予熱した
金製に注入し、金型底部ｔ−１７０”Ｃまで５分で昇温
し、金型底部から硬化させ、約１５分で硬化させた。後
硬化は１５０℃で１時間行なった。
一方直径がｏ、 ｓ ｗ（φ）の５２合金線を長さ７ｍ
ｍに切断し、端部から０．５閣の部分を中心に、長さ０
、５ ａｕＫわたって金型で最大幅が０．７ ａｍにな
るように押しつぶし、第３図に示すような形状の突起部
８を形成し、さらに端部から１．６１の部分を中心に、
長さ０．３ ｍにわたって金型で最大幅が０．５５■に
なるように押しつぶし、突起部９を形成したピン１０を
得た。次いでピンＸＯを注形金型内に配列して載置した
後、上記と同様のエポキシ樹脂組成物６を注入して突起
部９の部分を埋込み１両端を突出させ九Ｍ１Ｂを得た。
ｍに切断し、端部から０．５閣の部分を中心に、長さ０
、５ ａｕＫわたって金型で最大幅が０．７ ａｍにな
るように押しつぶし、第３図に示すような形状の突起部
８を形成し、さらに端部から１．６１の部分を中心に、
長さ０．３ ｍにわたって金型で最大幅が０．５５■に
なるように押しつぶし、突起部９を形成したピン１０を
得た。次いでピンＸＯを注形金型内に配列して載置した
後、上記と同様のエポキシ樹脂組成物６を注入して突起
部９の部分を埋込み１両端を突出させ九Ｍ１Ｂを得た。
次に第４図に示すように、半導体素子１１をシリコーン
ゴム組成物１３を用いて凹部５に接着し。
ゴム組成物１３を用いて凹部５に接着し。
次いで半導体素子１１とワイヤボンディング部２とを直
径が５０μｍの珪素を１重量％含有するアルミニウムワ
イヤ１２を用いて超音波接合し、半導体素子搭載配線板
１８を得た。なおシリコーンゴム組成物１３はシリコー
ンゴム（信越化学工業製、商品名ＫＪ几９０２２）２８
．８重量部とその硬化剤（信越化学工業製、商品名Ｃ９
０２２）１．２重量部及びボロンナイト２イド粉（電気
化学工業製ＧＰグレード）２０重量部を良く混合し九も
のを用いた。
径が５０μｍの珪素を１重量％含有するアルミニウムワ
イヤ１２を用いて超音波接合し、半導体素子搭載配線板
１８を得た。なおシリコーンゴム組成物１３はシリコー
ンゴム（信越化学工業製、商品名ＫＪ几９０２２）２８
．８重量部とその硬化剤（信越化学工業製、商品名Ｃ９
０２２）１．２重量部及びボロンナイト２イド粉（電気
化学工業製ＧＰグレード）２０重量部を良く混合し九も
のを用いた。
この後第５図に示すように、半導体素子搭載配線板１８
に形成されている貫通孔４内及びランド部３の内側に蓋
１６から突出しているピン１０の突起部８の部分を挿入
すると共に、半導体素子搭載配線板１８の外周部と蓋１
６の外周部とを合わせ、Ｐｂ：５ｎ＝３７：６３の半田
１５を用いてピン１０をランド部３に固着し、一方半導
体素子搭載配線板１８と蓋１６とをエポキシ樹脂接着剤
１４を用いて接着して第５図に示す半導体装置を得た。
に形成されている貫通孔４内及びランド部３の内側に蓋
１６から突出しているピン１０の突起部８の部分を挿入
すると共に、半導体素子搭載配線板１８の外周部と蓋１
６の外周部とを合わせ、Ｐｂ：５ｎ＝３７：６３の半田
１５を用いてピン１０をランド部３に固着し、一方半導
体素子搭載配線板１８と蓋１６とをエポキシ樹脂接着剤
１４を用いて接着して第５図に示す半導体装置を得た。
なおエポキシ樹脂接着剤１４は、上記で用いたエポキシ
樹脂組成物１００重量部と２工チル４メチルイミダゾー
ル２重量部とを良く混合したものを用い、１５０℃、１
０分で硬化させた。
樹脂組成物１００重量部と２工チル４メチルイミダゾー
ル２重量部とを良く混合したものを用い、１５０℃、１
０分で硬化させた。
得られ九半導体装置についてピンの引抜き（ピン先端方
向の引張ル）強さ及びピンの押し込み（突起部８方向へ
の押し込み）強さを測定したところ、引抜きではピンが
９．３ ｋｇｆ／本で破断し、押し込みではピンが座屈
し、測定できなかった。
向の引張ル）強さ及びピンの押し込み（突起部８方向へ
の押し込み）強さを測定したところ、引抜きではピンが
９．３ ｋｇｆ／本で破断し、押し込みではピンが座屈
し、測定できなかった。
誘電率は５．８でガラスエポキシ配線板よシ若干高いが
、セラミック配線板の約９に比較し低いため、信号の遅
延及び信号波形の乱れは小さかった。
、セラミック配線板の約９に比較し低いため、信号の遅
延及び信号波形の乱れは小さかった。
また半導体装置を、プレッシャークツカー試験機で１２
１℃、２気圧（ゲージ圧）、１００時間の条件で試験を
行なったが、アルミニウムワイヤの腐食はみられず、半
導体素子搭載配線板と蓋との接着性に優れることが確認
された。
１℃、２気圧（ゲージ圧）、１００時間の条件で試験を
行なったが、アルミニウムワイヤの腐食はみられず、半
導体素子搭載配線板と蓋との接着性に優れることが確認
された。
（発明の効果）
本発明になる半導体装置は、半導体素子及びワイヤボン
ディング部をワイヤで接続した半導体素子搭載配線板と
ピンの一部を埋込み固定した蓋とを接合する構造とした
のでワイヤボンディング作業を容易に行なうことができ
、また半導体素子搭載用配線板は、良品なものだけを用
いて蓋と接合するため歩留シが良く、さらに半導体素子
搭載配線板と蓋との接着性に優れる半導体装置である。
ディング部をワイヤで接続した半導体素子搭載配線板と
ピンの一部を埋込み固定した蓋とを接合する構造とした
のでワイヤボンディング作業を容易に行なうことができ
、また半導体素子搭載用配線板は、良品なものだけを用
いて蓋と接合するため歩留シが良く、さらに半導体素子
搭載配線板と蓋との接着性に優れる半導体装置である。
第１図、第２図、第３図、第４図及び第５図は。
本発明の実施例における半導体装置の製造作業状態を示
す図であシ、第１図は銅板を打抜いた状態を示す一部省
略平面図、第２図は顛縁基板の断面図、第３図は蓋の断
面図、第４図は半導体素子搭載配線板の断面図及び第５
図は本発明の実施例になる半導体装置の断面図である。 符号の説明 １・・・導体回路 ２・・・ワイヤボンディング
部３・・・ランド部 ４・・・貫通孔５・・・凹
部 ６・・・エポキシ樹脂組成物７・・・連
結部分 ８・・・突起部９・・・突起部
ｌＯ・・・ピン１１・・・半導体素子 １２・・
・アルミニウムワイヤー３・・・シリコーンゴム組成物 １４・・・エポキシ樹脂接着剤 １５・・・半１） １６・・・蓋１７・・・絶
縁基板 １８・・・半導体素子搭載配線板代理人
弁理士 若 林 邦 彦、。
す図であシ、第１図は銅板を打抜いた状態を示す一部省
略平面図、第２図は顛縁基板の断面図、第３図は蓋の断
面図、第４図は半導体素子搭載配線板の断面図及び第５
図は本発明の実施例になる半導体装置の断面図である。 符号の説明 １・・・導体回路 ２・・・ワイヤボンディング
部３・・・ランド部 ４・・・貫通孔５・・・凹
部 ６・・・エポキシ樹脂組成物７・・・連
結部分 ８・・・突起部９・・・突起部
ｌＯ・・・ピン１１・・・半導体素子 １２・・
・アルミニウムワイヤー３・・・シリコーンゴム組成物 １４・・・エポキシ樹脂接着剤 １５・・・半１） １６・・・蓋１７・・・絶
縁基板 １８・・・半導体素子搭載配線板代理人
弁理士 若 林 邦 彦、。
Claims (1)
- １、絶縁基板のほぼ中央部に形成された凹部、凹部に搭
載された半導体素子、凹部の周辺に形成された導電性の
ワイヤボンディング部、ワイヤボンディング部と接して
形成された導体回路、導体回路の外側に形成されたラン
ド部、絶縁基板を貫通して形成された貫通孔及び半導体
素子とワイヤボンディング部とをワイヤで接続した半導
体素子搭載配線板とからなり、かつ半導体素子搭載配線
板の半導体素子を搭載した側の面にピンの一部を埋込み
固定した蓋を接合し、さらにピンの一端を露出させ、他
の一端を前記貫通孔内のランド部に挿入固着してなる半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295868A JPH01136358A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295868A JPH01136358A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01136358A true JPH01136358A (ja) | 1989-05-29 |
Family
ID=17826224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295868A Pending JPH01136358A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01136358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110857U (ja) * | 1990-02-28 | 1991-11-13 |
-
1987
- 1987-11-24 JP JP62295868A patent/JPH01136358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110857U (ja) * | 1990-02-28 | 1991-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW322611B (ja) | ||
| US4724472A (en) | Semiconductor device | |
| US5402006A (en) | Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound | |
| CA1229155A (en) | High density lsi package for logic circuits | |
| US6833290B2 (en) | Structure and method of forming a multiple leadframe semiconductor device | |
| US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| EP0528291A2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JP2958380B2 (ja) | 半導体装置 | |
| KR100230189B1 (ko) | 볼 그리드 어레이 반도체 패키지 | |
| JPH022151A (ja) | パッケージ構造体 | |
| JPH01136358A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JP3238906B2 (ja) | 半導体装置 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPS6388834A (ja) | 半導体素子搭載用配線板 | |
| JP3372498B2 (ja) | 半導体装置 | |
| JPS6159534B2 (ja) | ||
| JPS63160368A (ja) | 半導体素子搭載用配線板 |