JPH01137389A - Ｉｃメモリを内蔵したカセット - Google Patents
Ｉｃメモリを内蔵したカセットInfo
- Publication number
- JPH01137389A JPH01137389A JP62296743A JP29674387A JPH01137389A JP H01137389 A JPH01137389 A JP H01137389A JP 62296743 A JP62296743 A JP 62296743A JP 29674387 A JP29674387 A JP 29674387A JP H01137389 A JPH01137389 A JP H01137389A
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- terminal
- memory
- main body
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レタリング用作画装置などの制御部に接続さ
れるカセット駆動装置用のＩＣメモリ内蔵カセットに関
する。
れるカセット駆動装置用のＩＣメモリ内蔵カセットに関
する。
レタリング用作画装置に接続されるカセット駆動装置用
のカセットとして、各種専門分野特有のシンボルや漢字
のデータが登録されているアプリケーションカセットや
、別置体が登録されているモジュールカセットやファイ
ル用としてのメ゛モリカセットが存する。そのうちのア
プリケーションカセットには現在大別して２種類のもの
が存する。
のカセットとして、各種専門分野特有のシンボルや漢字
のデータが登録されているアプリケーションカセットや
、別置体が登録されているモジュールカセットやファイ
ル用としてのメ゛モリカセットが存する。そのうちのア
プリケーションカセットには現在大別して２種類のもの
が存する。
その一つはＲＯＭを内蔵した、メモリの内容が固定され
ているものであり、この場合ユーザーはその内容を変更
することができない、ユーザーは作画装置のキーボード
を操作してあらかじめきめられたコードによりＲＯＭの
内容を読み出して作画装置で作図する。他のアプリケー
ションカセットはメモリの内容をユーザーが変更できる
ものである。これは作画装置のキーボードの操作により
、ＲＡＭに文字を記憶させることができ、またその内容
を変更し記憶させることができる。スタテイクＲＡＭ２
内蔵アプリケーションカセット４では、第３図に示すよ
うに内部から電池６で、記憶が消失しないようにバック
アップしている。カセット４の接続部８が外部電源と切
り離されている時は、電池６により５−ＲＡＭ２に電流
を流し記憶状態を保持している。アプリケーションカセ
ット４がカセット駆動装置本体のカセット挿入部に挿入
され、該カセット４の接続部８がカセット駆動装置本体
に接続され、該本体の電流スイッチがオンとなると、Ｃ
８２（チップセレクト２）端子１０が１１ｉｇｈレベル
となって、接続部８の入力信号がすべて有効となり、カ
セット駆動装置本体側のコントロールにより、５−ＲＡ
Ｍ２のデータのリード（読みだし）、ライト（書き込み
）が可能となる。
ているものであり、この場合ユーザーはその内容を変更
することができない、ユーザーは作画装置のキーボード
を操作してあらかじめきめられたコードによりＲＯＭの
内容を読み出して作画装置で作図する。他のアプリケー
ションカセットはメモリの内容をユーザーが変更できる
ものである。これは作画装置のキーボードの操作により
、ＲＡＭに文字を記憶させることができ、またその内容
を変更し記憶させることができる。スタテイクＲＡＭ２
内蔵アプリケーションカセット４では、第３図に示すよ
うに内部から電池６で、記憶が消失しないようにバック
アップしている。カセット４の接続部８が外部電源と切
り離されている時は、電池６により５−ＲＡＭ２に電流
を流し記憶状態を保持している。アプリケーションカセ
ット４がカセット駆動装置本体のカセット挿入部に挿入
され、該カセット４の接続部８がカセット駆動装置本体
に接続され、該本体の電流スイッチがオンとなると、Ｃ
８２（チップセレクト２）端子１０が１１ｉｇｈレベル
となって、接続部８の入力信号がすべて有効となり、カ
セット駆動装置本体側のコントロールにより、５−ＲＡ
Ｍ２のデータのリード（読みだし）、ライト（書き込み
）が可能となる。
上記リード、ライト動作において、Ｃ３２端子１０がＨ
ｉｇｈ状態であることが条件となっている。従って、カ
セットの接続部８がカセット駆動装置本体に接続されて
いないと、Ｃ８２端子１０にはトランジスタ１２を通じ
て電源が供給されないため。
ｉｇｈ状態であることが条件となっている。従って、カ
セットの接続部８がカセット駆動装置本体に接続されて
いないと、Ｃ８２端子１０にはトランジスタ１２を通じ
て電源が供給されないため。
Ｃ８２端子１０はＬＯＷ状態を保ち、その他の制御信号
がＨｉｇｈでもＬｏｗでも５−ＲＡＭ２の内容は書き変
わることがない。カセットの接続部８を、カセット駆動
装置本体に接続し、該本体側の電源をＯＮ状態とすると
、接続部°８のＶＣＣ端子１４より５−ＲＡＭ２に電源
が供給され、それと同時にトランジスタ１２が導通状態
ＯＮとなってＣ８２の端子１０はＨｉｇｈとなる。Ｃ８
２端子１０が）Ｉｉｇｈの状態となると、その他の制御
信号で５−ＲＡＭ２のデータのリード、ライトが可能と
なる。
がＨｉｇｈでもＬｏｗでも５−ＲＡＭ２の内容は書き変
わることがない。カセットの接続部８を、カセット駆動
装置本体に接続し、該本体側の電源をＯＮ状態とすると
、接続部°８のＶＣＣ端子１４より５−ＲＡＭ２に電源
が供給され、それと同時にトランジスタ１２が導通状態
ＯＮとなってＣ８２の端子１０はＨｉｇｈとなる。Ｃ８
２端子１０が）Ｉｉｇｈの状態となると、その他の制御
信号で５−ＲＡＭ２のデータのリード、ライトが可能と
なる。
現在カセット駆動装置本体のカセット挿入部にアプリケ
ーションカセットを挿入する場合には、挿入前に、上記
本体側の電源をＯＦＦにすることが義務づけられている
。これは、本体側の電源をＯＮ状態のまま、本体側のカ
セット挿入部にアプリケーションカセットを挿入すると
、第４図に示すようにＣ５２の端子のレベルが物理的に
他の端子ＣＳ Ｉ、ＯＥ、ＷＥの信号が確定するよりも
早＜ Ｈｉｇｈ状態で確定してしまうことがある。従っ
て、カセット挿入時、Ｃ８２端子がＨｉｇｈ状態で他の
制御信号がチャタリング等によって不定の場合、その不
定期間Ｔが、５−ＲＡＭ２で規定されている時間を満足
すれば、アプリケーションカセットを本体側に挿入した
瞬間に５−ＲＡＭ２の内容が変更されてしまうことにな
る。
ーションカセットを挿入する場合には、挿入前に、上記
本体側の電源をＯＦＦにすることが義務づけられている
。これは、本体側の電源をＯＮ状態のまま、本体側のカ
セット挿入部にアプリケーションカセットを挿入すると
、第４図に示すようにＣ５２の端子のレベルが物理的に
他の端子ＣＳ Ｉ、ＯＥ、ＷＥの信号が確定するよりも
早＜ Ｈｉｇｈ状態で確定してしまうことがある。従っ
て、カセット挿入時、Ｃ８２端子がＨｉｇｈ状態で他の
制御信号がチャタリング等によって不定の場合、その不
定期間Ｔが、５−ＲＡＭ２で規定されている時間を満足
すれば、アプリケーションカセットを本体側に挿入した
瞬間に５−ＲＡＭ２の内容が変更されてしまうことにな
る。
本発明は、カセット駆動装置本体側の電源がＯＮ。
ＯＦＦいづれの状態でアプリケーションカセットを上記
本体側のカセット挿入部に挿入しても、アプリケーショ
ンカセットのメモリの内容が変更されないようにするこ
とを目的とするものである。
本体側のカセット挿入部に挿入しても、アプリケーショ
ンカセットのメモリの内容が変更されないようにするこ
とを目的とするものである。
上記目的を達成するため、本発明は、選択端子５４に電
源が供給されると書き込み可能状態となり前記選択端子
５４に電源が供給されていないときは書き込み不可能状
態となるＩＣメモリ３２を内蔵し、カセット駆動装置本
体２０側の電源端子と制御端子に対応する電源端子３６
と制御端子４２．４４，４６とを備えたカセットにおい
て、該カセットを前記駆動装置本体２０側のカセット挿
入部２２に装着したときの、前記選択端子５４への前記
本体２０側の電源端子からの電源の供給時点を、前記カ
セット側の制御端子４２，４４．４６が前記カセット駆
動装置本体２０側の制御端子に電気的に接続する時点よ
°りも遅らせる遅延手段を設けたものである。
源が供給されると書き込み可能状態となり前記選択端子
５４に電源が供給されていないときは書き込み不可能状
態となるＩＣメモリ３２を内蔵し、カセット駆動装置本
体２０側の電源端子と制御端子に対応する電源端子３６
と制御端子４２．４４，４６とを備えたカセットにおい
て、該カセットを前記駆動装置本体２０側のカセット挿
入部２２に装着したときの、前記選択端子５４への前記
本体２０側の電源端子からの電源の供給時点を、前記カ
セット側の制御端子４２，４４．４６が前記カセット駆
動装置本体２０側の制御端子に電気的に接続する時点よ
°りも遅らせる遅延手段を設けたものである。
上記の如く構成したことにより、カセット駆動装置本体
２０の電源がＯＮ状態のとき、そのカセット挿入部２２
にカセット３０を挿入すると、遅延手段の作用によって
、選択端子５４に電源が供給される前に、制御端子４２
．４４．４６がカセット駆動装置本体２０側の制御端子
に電気的に接続する。従って、制御端子４２，４４，４
６にチャタリングなどが生じ制御端子４２．４４．４６
の制御信号が不定状態のときはＩＣメモリ３２は書き込
み不可能の状態にあるため、上記不定状態の制御信号に
よってＩＣメモリ３２が変更されることがない。カセッ
ト３０を本体２０のカセット挿入部２２に挿入後、所定
時間経過後、選択端子５４に電源が供給されＩＣメモリ
３２は、書き込み可能状態となるが、このときは、制御
端子４２゜４４．４６の信号が安定しているため、誤っ
てＩＣメモリ３２の内容が変更される恐れはない。
２０の電源がＯＮ状態のとき、そのカセット挿入部２２
にカセット３０を挿入すると、遅延手段の作用によって
、選択端子５４に電源が供給される前に、制御端子４２
．４４．４６がカセット駆動装置本体２０側の制御端子
に電気的に接続する。従って、制御端子４２，４４，４
６にチャタリングなどが生じ制御端子４２．４４．４６
の制御信号が不定状態のときはＩＣメモリ３２は書き込
み不可能の状態にあるため、上記不定状態の制御信号に
よってＩＣメモリ３２が変更されることがない。カセッ
ト３０を本体２０のカセット挿入部２２に挿入後、所定
時間経過後、選択端子５４に電源が供給されＩＣメモリ
３２は、書き込み可能状態となるが、このときは、制御
端子４２゜４４．４６の信号が安定しているため、誤っ
てＩＣメモリ３２の内容が変更される恐れはない。
以下に本発明の構成を添付図面に示す実施例を参照して
詳細に説明する。
詳細に説明する。
第２図において、２０は電源部が内蔵されたカセット駆
動装置本体であり、カセット挿入部２２が形成されてい
る。前記カセット挿入部２２の奥端には、カセットとの
接続部を構成する各種端子が配設されている。２４は前
記本体２０と電気接続ケーブルで接続する作画装置であ
り、この作画装置２４のキー２６を操作することで、数
字、カタカナ、英文字、記号、各種図形、線分などの各
種のキャラクタを筆記具２８によって画線上にレタリン
グできるように構成されている。
動装置本体であり、カセット挿入部２２が形成されてい
る。前記カセット挿入部２２の奥端には、カセットとの
接続部を構成する各種端子が配設されている。２４は前
記本体２０と電気接続ケーブルで接続する作画装置であ
り、この作画装置２４のキー２６を操作することで、数
字、カタカナ、英文字、記号、各種図形、線分などの各
種のキャラクタを筆記具２８によって画線上にレタリン
グできるように構成されている。
上記レタリングの機能を拡大するために、メモリカセッ
トや、モジュールカセットや、アプリケーションカセッ
ト３０等が用意されている。前記アプリケーションカセ
ット３０は、第１図に示すように、スタティックランダ
ムアクセスメモリ即ち５−ＲＡＭから成るＩＣ（集積回
路）メモリ３２とメモリバックアップ用電池３４を内蔵
している。
トや、モジュールカセットや、アプリケーションカセッ
ト３０等が用意されている。前記アプリケーションカセ
ット３０は、第１図に示すように、スタティックランダ
ムアクセスメモリ即ち５−ＲＡＭから成るＩＣ（集積回
路）メモリ３２とメモリバックアップ用電池３４を内蔵
している。
前記カセット３０の挿入端側の接続部には、前記本体２
０側のｖＣＣ（電源）端子、アドレス端子、データ端子
、制御信号端子に対応して、ＶＣＣ端子３６．アドレス
端子３８、データ端子４０、及び制御端子４２，４４．
４６が配設されている。
０側のｖＣＣ（電源）端子、アドレス端子、データ端子
、制御信号端子に対応して、ＶＣＣ端子３６．アドレス
端子３８、データ端子４０、及び制御端子４２，４４．
４６が配設されている。
前記ｖＣＣ端子３６に接続するライン４８には、ＩＣメ
モリ３２のＶＣＣ端子３６′と、トランジスタ５０のエ
ミッタと、遅延回路５２の一方端がそれぞれ接続されて
いる。前記遅延回路５２の他端はトランジスタ２０のベ
ースに接続され、トランジスタ２ｏのコレクタはＩＣメ
モリ３２のＣ８２端子（チップセレクト端子）即ち、選
択端子５４に接続している。電池３４の一方の極は前記
ＶＣＣ端子３６′に接続され、他方の極は接地されてい
る。
モリ３２のＶＣＣ端子３６′と、トランジスタ５０のエ
ミッタと、遅延回路５２の一方端がそれぞれ接続されて
いる。前記遅延回路５２の他端はトランジスタ２０のベ
ースに接続され、トランジスタ２ｏのコレクタはＩＣメ
モリ３２のＣ８２端子（チップセレクト端子）即ち、選
択端子５４に接続している。電池３４の一方の極は前記
ＶＣＣ端子３６′に接続され、他方の極は接地されてい
る。
次に本実施例の作用について説明する。
アプリケーションカセット３０のｖＣＣ端子３Ｇに電源
が供給されていない状態において、ＩＣメモリ３２の選
択端子５４はＬＯ’ν状態を保持している。アプリケー
ションカセット３０を本体２０のカセット挿入部２２に
その最奥端まで挿入すると、カセット３０の接続部の各
端子３６，３８，４０゜４２．４４，４６は、本体２０
側の接続部の各端子に接触して本体２０とカセット３０
は電気的に接続する。この状態において、本体２０の電
源スィッチ５６をＯＮとすると、ｖＣＣ端子３６に電流
が供給され、この電源はトランジスタ５０のエミッタと
遅延回路５２に印加される。遅延回路５２は、予じめ設
定された遅延時間経過後、トランジスタ５０のベースに
順方向バイアス電圧を印加し、トランジスタ２０を導通
状態とする。このトランジスタ５０が導通状態となると
、ｖＣＣ端子３６の電源は、ＩＣメモリ３２の選択端子
５４に供給され、この選択端子５４はＨｉｇｈの状態と
なる。
が供給されていない状態において、ＩＣメモリ３２の選
択端子５４はＬＯ’ν状態を保持している。アプリケー
ションカセット３０を本体２０のカセット挿入部２２に
その最奥端まで挿入すると、カセット３０の接続部の各
端子３６，３８，４０゜４２．４４，４６は、本体２０
側の接続部の各端子に接触して本体２０とカセット３０
は電気的に接続する。この状態において、本体２０の電
源スィッチ５６をＯＮとすると、ｖＣＣ端子３６に電流
が供給され、この電源はトランジスタ５０のエミッタと
遅延回路５２に印加される。遅延回路５２は、予じめ設
定された遅延時間経過後、トランジスタ５０のベースに
順方向バイアス電圧を印加し、トランジスタ２０を導通
状態とする。このトランジスタ５０が導通状態となると
、ｖＣＣ端子３６の電源は、ＩＣメモリ３２の選択端子
５４に供給され、この選択端子５４はＨｉｇｈの状態と
なる。
即ち、ＩＣメモリ３２の選択端子５４は、カセット３０
のＶＣＣ端子３６に電源が供給されてから所定の遅延時
間経過後、Ｉｆｉｇｈの状態となる。このことは、本体
２０の電源がオンのとき、カセット３０を本体２０のカ
セット挿入部２２に挿入しても、端子４２，４４．４６
のチャタリングなどによる制御信号の不定状態が安定し
てから、ＩＣメモリ３２がリードライト可能状態となる
ことを意味している。
のＶＣＣ端子３６に電源が供給されてから所定の遅延時
間経過後、Ｉｆｉｇｈの状態となる。このことは、本体
２０の電源がオンのとき、カセット３０を本体２０のカ
セット挿入部２２に挿入しても、端子４２，４４．４６
のチャタリングなどによる制御信号の不定状態が安定し
てから、ＩＣメモリ３２がリードライト可能状態となる
ことを意味している。
次に、カセット接続部の制御端子４２，４４，４６が本
体２０側に電気的接続する時よりもＩＣメモリ３２の選
択端子５４の信号の確定を遅らせる遅延手段の他の実施
例について説明する。
体２０側に電気的接続する時よりもＩＣメモリ３２の選
択端子５４の信号の確定を遅らせる遅延手段の他の実施
例について説明する。
第５図において、６０はバックアップ電池６２と。
５−ＲＡＭから成るＩＣメモリ６４を内蔵したアプリケ
ーションカセットであり、その挿入端の接続部には、Ｖ
ＣＣ端子６６、制御端子６８，７０゜７２及び他の所要
の端子が並列状に固設されている。ＶＣＣ端子６６は、
その前方端６６ａが他の端子６８，７０．７２等よりも
所定距離後方に位置するように、他の端子よりも短く設
定されている。ＶＣＣ端子６６以外の他の端子６８，７
０゜７２の前方端は同一線上に設定されている。前記Ｖ
ＣＣ端子６６は、ＩＣメモリ６４（７）Ｃ８２端子即ち
選択端子に接続している。
ーションカセットであり、その挿入端の接続部には、Ｖ
ＣＣ端子６６、制御端子６８，７０゜７２及び他の所要
の端子が並列状に固設されている。ＶＣＣ端子６６は、
その前方端６６ａが他の端子６８，７０．７２等よりも
所定距離後方に位置するように、他の端子よりも短く設
定されている。ＶＣＣ端子６６以外の他の端子６８，７
０゜７２の前方端は同一線上に設定されている。前記Ｖ
ＣＣ端子６６は、ＩＣメモリ６４（７）Ｃ８２端子即ち
選択端子に接続している。
上記した構成において、アプリケーションカセット６０
を第２図に示す本体２０のカセット挿入部２２に挿入す
ると、カセット６０のＶＧＣ端子６６は、他の端子６８
，７０．７２等より短いため、他の端子６８，７０．７
２がそれぞれ本体２０側の対応する端子に電気的に接続
された後に、本体２０側の電源端子に電気的に接続され
る。従って、本体２０側にカセット６０を挿入するとき
、本体２０側の電源がＯＮであっても、カセット６０の
制御端子６８，７０．７２の制御信号が安定した後、Ｖ
ＣＣ端子６６が本体２０側の電源に接続されるので、Ｉ
Ｃメモリ６４の内容が変更されることがない。
を第２図に示す本体２０のカセット挿入部２２に挿入す
ると、カセット６０のＶＧＣ端子６６は、他の端子６８
，７０．７２等より短いため、他の端子６８，７０．７
２がそれぞれ本体２０側の対応する端子に電気的に接続
された後に、本体２０側の電源端子に電気的に接続され
る。従って、本体２０側にカセット６０を挿入するとき
、本体２０側の電源がＯＮであっても、カセット６０の
制御端子６８，７０．７２の制御信号が安定した後、Ｖ
ＣＣ端子６６が本体２０側の電源に接続されるので、Ｉ
Ｃメモリ６４の内容が変更されることがない。
尚、上記第１と第２の実施例は、ＩＣメモリに５−ＲＡ
Ｍを用いたカセットについて説明したが、電気的に記憶
内容を消去可能な記憶素子例えばＥＥＰＲＯＭ等のＩＣ
メモリを用いたカセットを用いることもできる。
Ｍを用いたカセットについて説明したが、電気的に記憶
内容を消去可能な記憶素子例えばＥＥＰＲＯＭ等のＩＣ
メモリを用いたカセットを用いることもできる。
本発明は上述の如く構成したので、ＩＣメモリカセット
をカセット駆動装置本体に挿入した時メモリのデータの
内容が誤って変更されるのを防止することができる効果
が存する。
をカセット駆動装置本体に挿入した時メモリのデータの
内容が誤って変更されるのを防止することができる効果
が存する。
第１図はブロック回路図、第２図は外観図、第３図は従
来技術のブロック回路図、第４図は説明図、第５図ａ、
ｂは他の実施例を示す平面説明図である。 ２・・・・スタティックＲＡＭ、 ４・・・・アプリ
ケーションカセット、 ６・・・・電池、 ８・・・・
接続部。 １ｏ・・・・Ｃ８２端子、 １２・・・・トランジス
タ。 １４・・・・ｖＣＣ端子、 ２０・・・・カセット駆動
装置本体、 ２２・・・・カセット挿入部、 ２４・・
・・作画装置、 ２６・・・・キー、 ２８・・・・筆
記具。 ３０・・・・アプリケーションカセット、 ３２・°
°。 ＩＣメモリ、 ３４・・・・電池、 ３６．３８，４
０．４２．４４．４６・・・・端子、 ４８・・・・ラ
イン、 ５０・・・・トランジスタ、 ５２・・・・遅
延回路、 ５４・・・・選択端子、 ５６・・・・電源
スィッチ、 ６０・・・・アプリケーションカセット
。 ６２・・・・電池、 ６４・・・・ＩＣメモリ、 ６６
・・−Ｖ ＣＣ端子、 ６８，７０，７２・−・端子
特許出願人 武藤工業株式会社代理人弁理士
西 島 綾 雄第１図 第４図 押
来技術のブロック回路図、第４図は説明図、第５図ａ、
ｂは他の実施例を示す平面説明図である。 ２・・・・スタティックＲＡＭ、 ４・・・・アプリ
ケーションカセット、 ６・・・・電池、 ８・・・・
接続部。 １ｏ・・・・Ｃ８２端子、 １２・・・・トランジス
タ。 １４・・・・ｖＣＣ端子、 ２０・・・・カセット駆動
装置本体、 ２２・・・・カセット挿入部、 ２４・・
・・作画装置、 ２６・・・・キー、 ２８・・・・筆
記具。 ３０・・・・アプリケーションカセット、 ３２・°
°。 ＩＣメモリ、 ３４・・・・電池、 ３６．３８，４
０．４２．４４．４６・・・・端子、 ４８・・・・ラ
イン、 ５０・・・・トランジスタ、 ５２・・・・遅
延回路、 ５４・・・・選択端子、 ５６・・・・電源
スィッチ、 ６０・・・・アプリケーションカセット
。 ６２・・・・電池、 ６４・・・・ＩＣメモリ、 ６６
・・−Ｖ ＣＣ端子、 ６８，７０，７２・−・端子
特許出願人 武藤工業株式会社代理人弁理士
西 島 綾 雄第１図 第４図 押
Claims (1)
- （１）選択端子５４に電源が供給されると書き込み可能
状態となり前記選択端子５４に電源が供給されていない
ときは書き込み不可能状態となるＩＣメモリ３２を内蔵
し、カセット駆動装置本体２０側の電源端子と制御端子
に対応する電源端子３６と制御端子４２、４４、４６と
を備えたカセットにおいて、該カセットを前記カセット
駆動装置本体２０側のカセット挿入部２２に装着したと
きの、前記選択端子５４への前記カセット駆動装置本体
２０側の電源端子からの電源の供給時点を、前記カセッ
ト側の制御端子４２、４４、４６が前記カセット駆動装
置本体２０側の制御端子に電気的に接続する時点よりも
遅らせる遅延手段を設けたことを特徴とするＩＣメモリ
を内蔵したカセット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296743A JPH01137389A (ja) | 1987-11-25 | 1987-11-25 | Ｉｃメモリを内蔵したカセット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296743A JPH01137389A (ja) | 1987-11-25 | 1987-11-25 | Ｉｃメモリを内蔵したカセット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137389A true JPH01137389A (ja) | 1989-05-30 |
Family
ID=17837533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296743A Pending JPH01137389A (ja) | 1987-11-25 | 1987-11-25 | Ｉｃメモリを内蔵したカセット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801918A (en) * | 1996-07-12 | 1998-09-01 | Hand Held Products, Inc. | Ergonomic housing for a micro computer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
-
1987
- 1987-11-25 JP JP62296743A patent/JPH01137389A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794845A (en) * | 1980-12-03 | 1982-06-12 | Canon Inc | Electronic device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801918A (en) * | 1996-07-12 | 1998-09-01 | Hand Held Products, Inc. | Ergonomic housing for a micro computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100545457B1 (ko) | 외부기억장치 | |
| KR100247671B1 (ko) | 오디오 메모리 칩 장치 | |
| MX9806203A (es) | Tarjeta de datos capacitivos y lector de la misma. | |
| EP1170132A3 (en) | Access to printing material container | |
| EP0398545A1 (en) | Method and apparatus for storing data in a non-volatile memory | |
| EP0679996A3 (en) | Semiconductor memory device and its driving method | |
| JP2004213574A (ja) | データ記憶装置 | |
| TW373337B (en) | Non-volatile semiconductor memory | |
| DE3475360D1 (en) | Circuit arrangement comprising a memory and an access control unit | |
| JPS63223901A (ja) | 車載制御装置 | |
| US6491226B1 (en) | Method and apparatus for preventing extraction of card-shaped functional device for information processing apparatus, and recording medium storing program for realizing extraction preventing operation on computer | |
| KR860003551A (ko) | 기 억 회 로 | |
| JPH0318218B2 (ja) | ||
| CA2017298A1 (en) | Electronic odometer | |
| JPH01137389A (ja) | Ｉｃメモリを内蔵したカセット | |
| KR890008823A (ko) | 직렬 메모리 장치 | |
| US5917769A (en) | Method and system rotating data in a memory array device | |
| JP3358668B2 (ja) | Ｉｃカード | |
| KR100214461B1 (ko) | 비밀번호 검색기능을 가진 메모리카드 | |
| KR890002549Y1 (ko) | 기록데이타 보존회로 | |
| KR910008222Y1 (ko) | 정보 보관 회로 | |
| EP0496002A4 (en) | Register circuit | |
| KR960008250Y1 (ko) | 제어기기의 데이타 입력/출력 제어회로 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPS6433703A (en) | Read/write circuit for floppy disk device |