JPH01137779A - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば、テレビジョン受像機に於いて、ｎ
（ｎは２以上の正の整数）次のノンインターレース走査
を行なう場合のビデオ信号のサンプリングクロック及び
メモリからの読出しクロックを生成するための位相同期
ループ回路（以下、ＰＬＬ回路と記す）に関する。

（従来の技術） 近年、テレビジョン受＠機に於いては、ビデオ信号のデ
ジタル処理化が進んでいる。このデジタル処理に於いて
は、アナログの映像信号はサンプリングによってデジタ
ル信号化された後、メモリに書き込まれる。そして、画
像表示時、このメモリから画像走査に同期して読み出さ
れ、画像表示装置に供給される。

ところで、画像走査として２次のノンインターレース走
査を行なう場合、映像信号に同期し、しかも、この映像
信号のサンプリング周波数の２倍の周波数を有する読出
しクロックが必要である。

第３図に、上記サンプリングクロック及び読み出しクロ
ックを生成するための従来の回路を示す。

図示の回路は、映像信号から分離された水平同期信号に
同期して電圧制御発掘回路（以下、ｖＣＯと記す）の発
掘周波数を制御するＰＬＬ回路となっている。

では、第３図の構成及び動作を第４図の信号波形図を参
照しながら説明する。

入力端子１１から入力された映像信号Ｖ（第４図（ａ）
参照）は、水平同期分離回路１２に供給され、水平同期
信号ＨＤの分離がなされる。この分離出力（第４図（ｂ
）参照）は、位（口比較回路１３に供給され、後述する
分周回路１７から出力される水平周期の基準信号１−１
ｒｅｆ（第４図（Ｃ）参照）と位相比較される。この位
相比較出力Ｓ１（第４図（ｄ）参照）はＷｉ流倍信号あ
り、これをループフィルタ１４に通すことにより第４図
（ｅ）に示すような電圧信号Ｓ２に変換される。この変
換出力によってＶＣＯ１５の発振周波数が制御され、出
力端子１６に上記水平同期信号ＨＤに同期したクロック
８３　　（第４図（ｆ）参照）が得られる。ＶＣＯ１５
の発振出力はさらに上記分周回路１７によって分周され
、上記基準信号＠　ｒｅｆとされる。この基準信号＠　
ｒｅｆは上記の如く、位相比較回路１３に供給されると
ともに、出力端子１８に導かれる。

上記構成に於いて、ＶＣＯ１５から出力されるクロック
Ｓ３をメモリの読出しクロックとすると、このりａツク
の２分周出力がサンプリングクロックＳ４　　（第４図
（ｇ）参照）として使われる。

従来の回路は上述したような構成および動作を有するも
のであるが、この構成の場合、次のような問題がある。

すなわち、ループフィルタ１４の出力電圧Ｓ２は、第４
図（ｅ）に示すように、位相比較期間Ｔ、三角波的に変
化する。これにより、ＶＣＯ１５の発掘周波数も第４図
（ｆ）に示すように、三角形の頂点を中心に増加から減
少へと変化する。したがって、このＶＣＯ１５の出力ク
ロックＳ３を使ってメモリから映像信号■を読み出すこ
とにより、２次のノンインターレース走査を行なう場合
、１ラインごとに絵柄がずれるという現象が生ずる。

これは、１水平走査ｌｆＪ間Ｔ＋−＋の舶のラインの読
出しには、第４図（ｈ）に示す１水平走査期間ＴＨの前
半Ｔｆの発振クロックＳ３が使われ、後のラインの読出
しには、第４図（ｉ）に示す後半Ｔｂの発掘クロックＳ
３が使われるためである。すなわち、この前半Ｔｒと後
半Ｔｂで発振クロックＳ３を比較すると、前半Ｔ［では
上述した位相比較処理により、最初の部分に於いて、徐
々に周波数が減少するのに対し、後半Ｔｂではこのよう
な周波数変化はみられない。その結果、第４図（ｈ）、
（＋＞の比較から明らかなように、本来、前のラインと
後のラインで同じタイミングで出力されるべきクロック
が１クロック分ずれて出力される。第４図（ｈ）、（ｉ
）には、前のラインの３番目以降のクロックＳ３が後の
ラインのクロックＳ３より１クロック分早く出力される
状態を示す。

このように前のラインと後のラインで読出しクロックの
発生タイミングが１クロック分ずれることにより、画面
上では、絵柄の水平位置が前のラインと後のラインで絵
柄の水平位置が１画素分ずれ、例えば、縦線画像は滑ら
かな線画像ではなく、ぎざぎざな線画像となってしまう
。

（発明が解決しようとづる問題点） 以上述べたように２次のノンインターレース走査用の読
出しクロックを得るための従来のＰＬＬ回路に於いては
、位相比較期間の周波数変動によって各水平走査期間の
前半と後半で読出しクロックの位相がずれるため、各水
平走査期間の前のラインと後のラインで画像の水平位置
がずれてしまうという問題があった。

そこで、この発明は、位相比較期間の発振周波数の変動
を無くし、ライン間での画像ずれを防止することができ
るＰＬＬ回路を提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 上記目的を達成するためにこの発明は、位相比較期間は
、この位相比較期間の開始直前の制御電圧によってＶＣ
ｏの発振周波数を制御し、位相比較期間の終了後は、位
相比較期間の位相比較結果に基づいて得られた制御電圧
によってＶＣｏの発振周波数を制御するようにしたもの
である。

（作用） 上記構成によれば、位相比較期間、ｖＣＯは位相比較期
間の開始直前の制御電圧によって制御されるので、位相
比較期間、制御電圧が三角波的に変化するとしても、Ｖ
Ｃｏの発振周波数はなんらその影響を受けることがない
。これにより、各水平走査期間のライン間での読出しク
ロックのずれを無くすことができる。一方、位相比較期
間が終了すると、ｖＣＯの発振周波数は位相比較結果に
応じた制御電圧によって制御されるので、位相比較期間
に制御ＩＩ雷電圧固定したことによる影響もない。

（実施例） 以下、図面を参照しながらこの発明の一実施例を詳細に
説明する。

第１図はこの発明の一実施例の構成を示す回路図である
。なお、第１図に於いて、先の第３図と同一部には同一
符号を付し、詳細な説明を省略する。

第１図に於いて、先の第３図と異なる点は、ループフィ
ルタ１４にスイッチ１９が挿入されている点である。ル
ープフィルタ１４はその入力端子とアースとの間に挿入
されたコンデンサＣ１及びその出力端子とアースとの間
に直列に挿入されたコンデンサＣ２、抵抗Ｒ１を有する
。そして、スイッチ１９はループフィルタ１４の入力端
子と出力端子との間に挿入されている。

上記のように配置されているスイッチ１９は、位相比較
回路１３の位相比較期間Ｔはオフ状態とされ、それ以外
の期間はオン状態とされる。今、水平同期信号ＨＤが第
４図（ｂ）に示すように、負楊性であるとすると、スイ
ッチ１９は水平同期信＠ＨＤの分離出力がローレベルの
期間はオフ状態とされ、ハイレベルの期間はオン状態と
される。

これにより、ＶＣＯ１５の発振周波数は、位相比較期間
Ｔに於いては、その期間の開始直前にコンデンサＣ２に
充電された電圧によって制御される。

一方、位相比較期間下が終了すると、スイッチ１つがオ
ンするので、ＶＣＯ１５の発振周波数は、通常のループ
フィルタ出力によって制御される。

この場合、位相比較期間Ｔが終了したタイミングでは、
ループフィルタ１４からはそれまでにコンデンサＣ１に
充電された電圧、つまり、第４図（ｅ）に示す三角波の
終端電圧が出力される。これんしより、位相比較期間Ｔ
以外の期間は、位相比較動作が終了した時点のループフ
ィルタ１４の出力電圧、つまり、位相比較結果の基づく
出力電圧によって制御される。

以上述べたようにこの実施例は、位相比較期間Ｔはスイ
ッチ１９をオフ状態にして、ＶＣＯ１５の発振周波数を
位相比較期間Ｔの開始直前のループフィルタ１４の出力
電圧によって制御し、位相比較期間が終了すると、スイ
ッチ１９をオン状態にして、位相比較結果に基づいてル
ープフィルタ１５から出力される電圧によって制御する
ようにしたものである。

このような構成によれば、位相比較動作の途中で出力さ
れる三角波によってＶＣＯ１５の発振周波数が制御され
ることがない。これにより、ＶＣＯ１５の発振周波数は
１水平走査期間ＴＨに渡ってほぼ一定であり、これを読
出しクロックとしてノンインターレース走査を行なって
も、各水平走査期間の前のラインと後のラインとでクロ
ックの位相がずれることがなく、画像ずれの発生を防止
することができる。

第２図はこの発明の他の実施例の構成を示す回路図であ
る。

この第２図に示す実施例は、スイッチ２１とコンデンサ
Ｃ３によってループフィルタ１４の出力電圧をサンプリ
ングホールドするようにしたものである。すなわち、ル
ープフィルタ１４の出力端子はバッファ２０を介してス
イッチ２１の入力端子に接続されている。このスイッチ
２１の出力端子はＶＣＯ１５の制御端子に接続されると
ともに、コンデンサＣ３を介して接地されている。

スイッチ２１は、位相比較期間Ｔはオフ状態とされる。

これにより、コンデンサＣ３には、位相比較期間Ｔの開
始直前のループフィルタ１４の出力電圧が保持され、こ
の保持電圧によってＶＣＯ１５の発振周波数が制御され
る。一方、位相比較期間Ｔが終了すると、スイッチ２１
がオン状態とされるので、ＶＣＯ１５の発振周波数は位
相比較結果に従ってループフィルタ１４から出力される
電圧によって制御される。したがって、ＶＣＯ１５の発
振周波数は位相比較動作の途中で得られる三角波によっ
て制御されることなく、１水平走査期間ＴＨに渡ってほ
ぼ一定の値となる。

なお、バッファ２０は位相比較期間Ｔ以外の期間に、コ
ンデンサＣ３の影響がループフィルタ１４に伝わらない
ようにするものである。また、この実施例のスイッチ２
１は先の実施例のスイッチ１９のように、双方向に動作
するものである必要はなく、ループフィルタ１４の出力
電圧をサンプルホールド用のコンデンサＣ３に伝えるも
のであればよい。

以上詳述した実施例に於いても先の実施例と同様の効果
を得ることができることは勿論である。

なお、この発明は、３次以上の高次のノンインターレー
ス走査用のクロックの生成にも適用可能なことは勿論で
ある。

また、この発明は、ループフィルタ１４として受動素子
のみならず能動素子を使ったアクティブ型のフィルタを
使ったＰＬＬ回路にも適用可能なことは勿論である。

この他にも発明の要旨を逸脱しない範囲で種々様々変形
実施可能なことは勿論である。

［発明の効果］ 、以上述べたようにこの発明によれば、位相比較動作時
に於ける発振周波数の変動を無くし、高次のノンインタ
レース走査時に於けるライン間での画像ずれを防止する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図はこの発明の他の実施例の構成を示す回路図、第３図
は従来の位相同期ループ回路の構成を示す回路図、第４
図は第３図の動作を説明するための信号波形図である。 １１・・・入力端子、１２・・・水平ＩＥｉ期信号分離
回路、１３・・・位相比較回路、１４・・・ループフィ
ルタ、１５・・・ＶＣｏ、１６．１８・・・出力端子、
１７・・・分周回路、１９．２１・・・スイッチ、２０
・・・バッファ、０１　、Ｃ２、Ｃ３・・・コンデンサ
、Ｒ１・・・抵抗。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 映像信号から分離された水平同期信号と所定の基準信号
   との位相を比較する位相比較手段と、この位相比較手段
   の位相比較結果に応じた直流電圧を発生するフィルタ手
   段と、 このフィルタ手段の出力電圧によって発振周波数が制御
   される電圧制御発振手段と、 この電圧制御発振手段の発振出力を分周して上記基準信
   号を出力する分周手段とを具備し、ｎ（ｎは２以上の正
   の整数）次のノンインターレース走査時、上記電圧制御
   発振手段の発振出力のｎ分周出力が、上記映像信号をサ
   ンプリングしてメモリに書込む際のサンプリングクロッ
   クとして使われ、上記発振出力が上記メモリから上記映
   像信号を読み出すための読出しクロックとして使われる
   位相同期ループ回路に於いて、 上記位相比較手段の位相比較期間は、この位相比較期間
   の開始直前の上記フィルタ手段の出力電圧によって上記
   電圧制御発振手段の発振周波数を制御し、上記位相比較
   期間の終了後は、上記位相比較手段の位相比較結果に基
   づく上記フィルタ手段の出力電圧によって上記電圧制御
   発振手段の発振周波数を制御する切換え手段を具備する
   ことを特徴とする位相同期ループ回路。